Art

J-GLOBAL ID：201402268104713640   Reference number：14A0565851

Design and implementation of tamper-resistant authentication system for vehicle installation using PUF and side-channel attacks resistant AES.

サイドチャネル攻撃対策AES暗号とPUF技術を用いた車載向け耐タンパ認証システムの設計と実装

Author (6)： NAKANO MASASHI (立命館大 理工) ,  UKAI SHINTARO (立命館大 大学院理工学研究科) ,  SHIBATANI MEGUMI (立命館大 大学院理工学研究科) ,  KUBOTA TAKAYA (立命館大 大学院総合理工学研究機構) ,  SHIOZAKI MITSURU (立命館大 大学院総合理工学研究機構) ,  FUJINO TAKESHI (立命館大 理工)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 113  Issue： 497(CPSY2013 105-121)  Page： 139-144  Publication year： Mar. 08, 2014 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *public key cryptography ,  national standard ,  system ,  *safety ,  LAN ,  car-electronics ,  control equipment ,  *cyberattack
Semi thesaurus term： *AES cryptogram ,  ECU ,  *side channel attack ,  car-mounted LAN ,  *system for vehicle ,  *tamper resistant ,  *certification system

JST classification (2)： Data protection  (JD01020V) ,  Electric equipment  (QG03070C)

Reference (10)：

• K.Tiri and I. Verbauwhede,"A Logic Level Design Methodology for a Secure DPA Resistant ASIC or FPGA Implementation," DATE'04 vol.1, pp.10246-10251,2004.
• S.Nikova, C. Rechberger, V. Rijmen,"Threshold Implementations Against Side-Channel Attacks and Glitches," ICICS2006, LNCS4307, pp.529-545,Springer,2006.
• 鵜飼慎太郎,中井綱人,北村俊樹,久保田貴也,汐崎充,藤野毅,"耐タンパ性向上のためのHybrid Masking Dual-Rail ROMを用いたAES暗号回路の性能評価",デザインガイア2013
• 橋本祐樹,汐崎充,久保田貴也,藤野毅,"Dual-RailRSLメモリ方式を利用したサイドチャネル攻撃耐性を有するAES暗号回路", ICD2012-84,pp.43-48,2012.
• R. Pappu,"Physical One-Way Functions," PhD thesis, Massachusetts Institute of Technology, March 2001. Available at http://pubs.media.mit.edu/pubs/papers/01.03.pappuphd.powf.pdf

Terms in the title (8)： サイドチャネル攻撃 ,  対策 ,  AES暗号 ,  車載 ,  タンパ ,  認証システム ,  設計 ,  実装