Art

J-GLOBAL ID：201402280885997648   Reference number：14A0575659

Design and evaluation of a 67% area-less 64-bit parallel reconfigurable 6-input nonvolatile logic element using domain-wall motion devices

磁壁運動デバイスを用いる67%面積が小さい64ビット並列再構成可能6入力不揮発性論理素子の設計と評価

Author (4)： SUZUKI Daisuke (Tohoku Univ., Sendai, JPN) ,  NATSUI Masanori (Tohoku Univ., Sendai, JPN) ,  MOCHIZUKI Akira (Tohoku Univ., Sendai, JPN) ,  HANYU Takahiro (Tohoku Univ., Sendai, JPN)
Material： Japanese Journal of Applied Physics  (JJAP)
Volume： 53  Issue： 4S  Page： 04EM03.1-04EM03.5  Publication year： Apr. 2014 
JST Material Number： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  Document type： Article
Article type： 原著論文  Country of issue： United Kingdom (GBR)  Language： ENGLISH (EN)

Thesaurus term： *logic element ,  *motion ,  possibility ,  route ,  time series ,  combinatorial analysis ,  logical function ,  SPICE program ,  data reading ,  data writing ,  electric current ,  nonvolatile memory
Semi thesaurus term： reconfigurability ,  *domain wall motion ,  Combinational logic ,  current path ,  部品数

JST classification (1)： Logic circuits  (NC05070B)

Reference (32)：

• I. Kuon and J. Rose, IEEE Trans. VLSI Syst. 19, 71 (2011).
• L. Bauer, C. Braun, M. E. Imhof, M. A. Kochte, E. Schneider, H. Zhang, J. Henkel, and H.-J. Wunderlich, IEEE Trans. Comput. 62, 1494 (2013).
• E. Pop, Nano Res. 3, 147 (2010).
• Y. Y. Liauw, Z. Zhang, W. Kim, A. E. Gamal, and S. S. Wong, IEEE Int. Conf. Solid-State Circuits Dig. Tech. Pap., 2012, p. 406.
• M. Iida, M. Koga, K. Inoue, M. Amagasaki, Y. Ichida, M. Saji, J. Iida, and T. Sueyoshi, IEICE Trans. Electron. E94-C, 548 (2011).

Terms in the title (7)： 磁壁運動 ,  面積 ,  再構成可能 ,  不揮発性 ,  論理素子 ,  設計 ,  評価