Pat
J-GLOBAL ID：201403010888874292

半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Inventor：
佐野 敦

About 佐野 敦

, 
▲ひろせ▼ 義朗

About ▲ひろせ▼ 義朗


Applicant, Patent owner：
株式会社日立国際電気

About 株式会社日立国際電気


Agent (1)： 特許業務法人アイ・ピー・ウィン
Gazette classification：公開公報
Application number (International application number)：2013025382
Publication number (International publication number)：2014154809
Application date： Feb. 13, 2013
Publication date： Aug. 25, 2014
Summary：
【課題】低温領域において、HFに対する耐性が高く、誘電率の低い薄膜を、高い生産性で形成する。【解決手段】基板に対して硼素およびハロゲン基を含む第1の原料ガスを供給することで、硼素およびハロゲン基を含む第1の層を形成する工程と、基板に対して所定元素およびアミノ基を含む第2の原料ガスを供給することで、第1の層を改質して、所定元素、硼素、炭素および窒素を含む第2の層を形成する工程と、をこの順に行うサイクルを所定回数行うことで、基板上に、所定元素、硼素、炭素および窒素を含む薄膜を形成する。【選択図】図4
Claim (excerpt)：
基板に対して硼素およびハロゲン基を含む第1の原料ガスを供給することで、硼素およびハロゲン基を含む第1の層を形成する工程と、 前記基板に対して所定元素およびアミノ基を含む第2の原料ガスを供給することで、前記第1の層を改質して、前記所定元素、硼素、炭素および窒素を含む第2の層を形成する工程と、 をこの順に行うサイクルを所定回数行うことで、前記基板上に、前記所定元素、硼素、炭素および窒素を含む薄膜を形成する工程を有する半導体装置の製造方法。
IPC (5)：
H01L 21/318 ,  H01L 21/31 ,  H01L 29/78 ,  H01L 21/336 ,  C23C 16/42
FI (4)：
H01L21/318 B ,  H01L21/31 B ,  H01L29/78 301G ,  C23C16/42
F-Term (43)：
4K030AA02 ,  4K030AA03 ,  4K030AA06 ,  4K030AA09 ,  4K030AA13 ,  4K030AA18 ,  4K030BA26 ,  4K030BA29 ,  4K030BA35 ,  4K030BA41 ,  4K030CA04 ,  4K030CA12 ,  4K030EA01 ,  4K030FA01 ,  4K030FA10 ,  4K030LA02 ,  4K030LA15 ,  5F045AA04 ,  5F045AA08 ,  5F045AB31 ,  5F045AC03 ,  5F045AC07 ,  5F045AC12 ,  5F045BB08 ,  5F045DP19 ,  5F045DQ05 ,  5F045EE19 ,  5F058BC08 ,  5F058BC10 ,  5F058BD10 ,  5F058BD13 ,  5F058BF06 ,  5F058BF07 ,  5F058BF24 ,  5F058BF27 ,  5F058BF30 ,  5F058BF37 ,  5F058BJ02 ,  5F058BJ07 ,  5F140AA40 ,  5F140BG08 ,  5F140BG11 ,  5F140BG48
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM