半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：國分孝悦
Gazette classification：特許公報
Application number (International application number)：2009149113
Publication number (International publication number)：2011009306
Patent number：5353475
Application date： Jun. 23, 2009
Publication date： Jan. 13, 2011
Claim (excerpt)：

【請求項1】半導体基板の第1領域内に第1のゲート電極を、第2領域内に第2のゲート電極を形成する工程と、前記第1領域及び前記第2領域を覆う絶縁膜を形成する工程と、前記第2領域上の前記絶縁膜を覆い、前記第1領域上の前記絶縁膜を露出させるマスク層を形成し、前記マスク層をマスクとして前記絶縁膜のエッチングすることにより、前記第1のゲート電極の側方に第1のサイドウォールを形成する工程と、前記第1領域内において、前記第1のサイドウォールをマスクとして前記半導体基板の表面にp型不純物を導入してp型不純物導入領域を形成する工程と、前記第1のサイドウォールをマスクとして前記p型不純物導入領域の表面に溝を形成する工程と、前記溝内にSiGe層を成長させる工程と、前記マスク層を除去した後、前記絶縁膜のエッチングを行うことにより、前記第2のゲート電極の側方に第2のサイドウォールを形成する工程と、前記第2領域内において、前記第2のサイドウォールをマスクとして前記半導体基板の表面にn型不純物を導入してn型不純物導入領域を形成する工程と、を有し、前記溝内に前記SiGe層を成長させる工程において前記第1のゲート電極上にもSiGe層が成長し、前記第2のサイドウォールを形成する工程は、前記第1のゲート電極上に成長した前記SiGe層を除去する工程を有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/8238 ( 200 6.01) , H01L 27/092 ( 200 6.01) , H01L 21/336 ( 200 6.01) , H01L 29/78 ( 200 6.01)

FI (3)：

H01L 27/08 321 E , H01L 27/08 321 C , H01L 29/78 301 S

Patent cited by the Patent：

Cited by applicant (8)

半導体装置の製造方法
Gazette classification：再公表公報 Application number：JP2007000514 Applicant：富士通マイクロエレクトロニクス株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2007-158238 Applicant：株式会社ルネサステクノロジ
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2007-253260 Applicant：パナソニック株式会社

Show all

Cited by examiner (8)

半導体装置の製造方法
Gazette classification：再公表公報 Application number：JP2007000514 Applicant：富士通マイクロエレクトロニクス株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2007-158238 Applicant：株式会社ルネサステクノロジ
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2007-253260 Applicant：パナソニック株式会社

Show all

Return to Previous Page