Pat
J-GLOBAL ID:201403076550975817
アバランシェフォトダイオードおよびその製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (3):
山川 政樹
, 山川 茂樹
, 小池 勇三
Gazette classification:公開公報
Application number (International application number):2012250945
Publication number (International publication number):2014099527
Application date: Nov. 15, 2012
Publication date: May. 29, 2014
Summary:
【課題】アバランシェフォトダイオードの増倍層を、電圧印加時に正孔がイオン化しない半導体から構成できるようにする。【解決手段】基板101の上に形成されたp型の第1コンタクト層102と、基板101の上に形成されたn型の第2コンタクト層103と、第1コンタクト層102と第2コンタクト層103との間に形成された光吸収層104とを備える。また、光吸収層104と第2コンタクト層103との間に形成された増倍層105と、光吸収層104と増倍層105との間に形成されたn型の電界制御層106と、光吸収層104と増倍層105との間に形成された反射構造層107とを備える。また、増倍層105は、電圧印加時に正孔がイオン化しない化合物半導体から構成されている。【選択図】 図1
Claim (excerpt):
第1基板の上に化合物半導体からなるp型の第1コンタクト層を形成する工程と、
前記第1コンタクト層の上にIII-V族化合物半導体からなる光吸収層を形成する工程と、
第2基板の上にn型の化合物半導体からなる第2コンタクト層を形成する工程と、
前記第2コンタクト層の上にアンドープの化合物半導体からなる増倍層を形成する工程と、
前記光吸収層と前記増倍層との間に配置される半導体多層構造からなる反射構造層を形成する工程と、
前記反射構造層と前記増倍層との間に配置されるn型の化合物半導体からなる電界制御層を形成する工程と、
前記第1基板の前記光吸収層の形成側と前記第2基板の前記増倍層の形成側とを貼り合わせることで、前記第1基板の上に、前記第1コンタクト層,前記光吸収層,前記反射構造層,前記電界制御層,前記増倍層,および前記第2コンタクト層がこれらの順に積層された状態とする工程と、
前記第1基板および前記第2基板の選択された方を除去する工程と、
前記第1コンタクト層に第1電極を接続して形成する工程と、
前記第2コンタクト層に第2電極を接続して形成する工程と
を少なくとも備え、
前記増倍層は、電圧印加時に正孔がイオン化しない半導体から構成することを特徴とするアバランシェフォトダイオードの製造方法。
IPC (1):
FI (1):
F-Term (5):
5F049MA08
, 5F049MB07
, 5F049QA02
, 5F049SS04
, 5F049SZ16
Patent cited by the Patent:
Cited by examiner (5)
-
特開昭61-182272
-
特開平2-222580
-
特開昭60-148177
-
半導体受光素子
Gazette classification:公開公報
Application number:特願2009-269561
Applicant:三菱電機株式会社
-
半導体受光素子
Gazette classification:再公表公報
Application number:JP2008050529
Applicant:日本電気株式会社
Show all
Return to Previous Page