Pat
J-GLOBAL ID:201403077864135615

半導体集積回路

Inventor:
Applicant, Patent owner:
Agent (1): 尾身 祐助
Gazette classification:特許公報
Application number (International application number):2011218799
Publication number (International publication number):2012044196
Patent number:5428053
Application date: Oct. 01, 2011
Publication date: Mar. 01, 2012
Claim (excerpt):
【請求項1】基板領域上に記憶保持機能を有するゲート絶縁構造体とゲート導体とをこの順に有し、前記基板領域内にソース領域とドレイン領域とを有する電界効果トランジスタを備え、前記電界効果トランジスタは、前記ゲート絶縁構造体の状態によってゲート・基板領域間電圧-ドレイン電流特性が非ヒステリシス特性またはゲート電圧の上昇時と下降時でのドレイン電流差の小さいヒステリシス曲線を描く疑似非ヒステリシス特性である第1動作状態と、ゲート・基板領域間電圧-ドレイン電流特性がヒステリシス特性である第2動作状態とを取ることが可能であって、前記電界効果トランジスタを前記ゲート導体-前記基板領域間の電圧の制御により前記第1動作状態と前記第2動作状態とに切り換えて動作させる半導体集積回路であって、前記第1動作状態にあってはゲート電圧を上昇および下降を行なった後にその変化範囲内の適当な固定電圧に保持したときに前記電界効果トランジスタがオン状態またはオフ状態のいずれであるかを明確には判別できない状態であり前記電界効果トランジスタは非ヒステリシス特性または疑似非ヒステリシス特性を利用する動作を行ない、前記第2動作状態にあっては前記電界効果トランジスタは不揮発性メモリ素子として動作することを特徴とする半導体集積回路。
IPC (9):
H01L 21/8246 ( 200 6.01) ,  H01L 27/105 ( 200 6.01) ,  H01L 21/8247 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 27/10 ( 200 6.01) ,  G11C 11/22 ( 200 6.01)
FI (6):
H01L 27/10 444 A ,  H01L 27/10 434 ,  H01L 29/78 371 ,  H01L 27/10 461 ,  H01L 27/10 481 ,  G11C 11/22 503
Patent cited by the Patent:
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page