Pat
J-GLOBAL ID：201503026260888155

薄膜トランジスタの作製方法

Inventor：
安東 靖典

About 安東 靖典


Applicant, Patent owner：
日新電機株式会社

About 日新電機株式会社


Agent (1)： 山本 恵二
Gazette classification：公開公報
Application number (International application number)：2013144166
Publication number (International publication number)：2015018889
Application date： Jul. 10, 2013
Publication date： Jan. 29, 2015
Summary：
【課題】 自己整合プロセスにおけるエキシマレーザー光照射時に、薄膜トランジスタを構成する膜の過大な温度上昇を防止する。【解決手段】 エキシマレーザー光16を透過させる基板2上に拡散防止膜4を形成し、その上にゲート電極6およびゲート絶縁膜8を形成し、その上に酸化物半導体層10を形成している構造体14aに、基板2側からエキシマレーザー光16を照射して、ゲート電極6をマスクとして用いて、酸化物半導体層10の、ゲート電極6に対応する領域の両外側の領域にエキシマレーザー光16を照射して低抵抗化を行って、当該両外側の領域の内の一方をソース領域18、他方をドレイン領域19とする。上記拡散防止膜4は、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜(SiN:F)によって構成している。【選択図】 図2
Claim (excerpt)：
エキシマレーザー光を透過させる基板上に当該基板からの不純物の拡散を防止する拡散防止膜を形成し、当該拡散防止膜上にゲート電極およびそれを覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に酸化物半導体層を形成している構造体に、前記基板側からエキシマレーザー光を照射して、前記ゲート電極をマスクとして用いて、前記酸化物半導体層の、前記ゲート電極に対応する領域の両外側の領域に前記エキシマレーザー光を照射して、当該両外側の領域の低抵抗化を行って、当該両外側の領域の内の一方をソース領域、他方をドレイン領域とする薄膜トランジスタの作製方法であって、 前記拡散防止膜を、シリコン窒化膜中にフッ素を含むフッ素化シリコン窒化膜によって構成していることを特徴とする薄膜トランジスタの作製方法。
IPC (3)：
H01L 21/336 ,  H01L 29/786 ,  H01L 21/318
FI (7)：
H01L29/78 616L ,  H01L29/78 618B ,  H01L29/78 627C ,  H01L29/78 617T ,  H01L29/78 619A ,  H01L21/318 B ,  H01L29/78 626C
F-Term (32)：
5F058BC08 ,  5F058BC10 ,  5F058BF07 ,  5F058BF22 ,  5F058BF30 ,  5F110AA26 ,  5F110BB01 ,  5F110CC01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD06 ,  5F110DD12 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF05 ,  5F110FF30 ,  5F110GG01 ,  5F110HJ30 ,  5F110NN02 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN28 ,  5F110NN35 ,  5F110QQ11 ,  5F110QQ12
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM