Pat

J-GLOBAL ID：201603005092115430

薄膜トランジスタおよびその製造方法

Inventor： 河原 敏男 ,  岡本 一将 ,  松本 和彦 ,  宇都宮 里佐 ,  松葉 晃明 ,  松本 均
Applicant, Patent owner： 学校法人中部大学 ,  国立大学法人北海道大学 ,  国立大学法人大阪大学 ,  日新電機株式会社
Agent (4)： 上羽 秀敏 ,  松山 隆夫 ,  坂根 剛 ,  川上 桂子
Gazette classification：再公表公報
Application number (International application number)：JP2012071297
Publication number (International publication number)：WO2014030239
Application date： Aug. 23, 2012
Publication date： Feb. 27, 2014
Summary：

薄膜トランジスタ10は、シリコン基板1と、チャネル層2と、ソース電極3と、ドレイン電極4とを備える。チャネル層2、ソース電極3およびドレイン電極4は、シリコン基板1の一主面上に配置される。チャネル層2は、複数のカーボンナノウォール薄膜21〜25からなり、複数のカーボンナノウォール薄膜21〜25は、ソース電極3とドレイン電極4との間に並列に配置され、複数のカーボンナノウォール薄膜21〜25の一方端は、ソース電極3に接し、複数のカーボンナノウォール薄膜21〜25の他方端は、ドレイン電極4に接する。絶縁膜およびゲート電極は、シリコン基板1の裏面側に配置される。

Claim (excerpt)：

一主面に凹凸形状がストライプ状または碁盤目状に形成されたシリコン基板と、 前記凹凸形状の凸部の長さ方向に沿って複数の凸部上に配置され、各々が前記シリコン基板の法線方向に成長した複数のカーボンナノウォール薄膜からなるチャネル層と、 前記複数のカーボンナノウォール薄膜の各々において前記カーボンナノウォール薄膜の厚み方向に平行な第1の側面に少なくとも接するソース電極と、 前記カーボンナノウォール薄膜の面内方向において前記ソース電極に対向するように配置され、前記複数のカーボンナノウォール薄膜の各々において前記第1の側面に対向する第2の側面に少なくとも接するドレイン電極と、 ゲート電極と、 前記複数のカーボンナノウォール薄膜と前記ゲート電極との間に配置された絶縁膜とを備える薄膜トランジスタ。

IPC (5)：

H01L 29/786 ,  H01L 21/336 ,  H01L 29/06 ,  H01L 21/28 ,  H01L 29/41

FI (10)：

H01L29/78 618B ,  H01L29/78 626C ,  H01L29/78 618C ,  H01L29/78 617N ,  H01L29/78 627Z ,  H01L29/06 601N ,  H01L21/28 301B ,  H01L21/28 301R ,  H01L21/28 301A ,  H01L29/44 S

F-Term (42)：

4M104AA10 ,  4M104BB01 ,  4M104BB14 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD34 ,  4M104DD35 ,  4M104DD68 ,  4M104EE03 ,  4M104EE15 ,  4M104FF06 ,  4M104FF27 ,  4M104GG08 ,  4M104HH08 ,  5F110AA07 ,  5F110CC01 ,  5F110CC07 ,  5F110CC10 ,  5F110DD05 ,  5F110DD06 ,  5F110DD21 ,  5F110DD25 ,  5F110EE02 ,  5F110EE04 ,  5F110EE14 ,  5F110EE29 ,  5F110EE43 ,  5F110FF02 ,  5F110GG01 ,  5F110GG19 ,  5F110GG22 ,  5F110GG23 ,  5F110GG24 ,  5F110GG30 ,  5F110GG45 ,  5F110HK02 ,  5F110HK04 ,  5F110HK21 ,  5F110HK32 ,  5F110HK41 ,  5F110QQ14