Art

J-GLOBAL ID：201702248641351483   Reference number：17A0689849

細粒度再構成可能デバイスMPLDの論理セル配置問題を対象としたSA法における迷路法を用いたコスト算出方法

Author (4)： ARASE IKUMI (広島市大 大学院情報科学研究科) ,  KUBOTA ATSUSHI (広島市大 大学院情報科学研究科) ,  TANIGAWA KAZUYA (広島市大 大学院情報科学研究科) ,  HIRONAKA TETSUO (広島市大 大学院情報科学研究科)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 117  Issue： 46(RECONF2017 1-21)  Page： 75-80  Publication year： May. 15, 2017 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *PLD ,  *wiring design ,  location problem ,  *shortest route problem ,  *simulated annealing ,  logic element ,  search theory ,  reconstitution ,  cost function ,  granularity(computer) ,  performance evaluation ,  computer architecture
Semi thesaurus term： MPLD ,  配置配線 ,  迷路法 ,  SA法 ,  logic cell ,  Breadth-first search

JST classification (2)： General  (NC03161C) ,  Network methods  (KA03040X)

Reference (5)：

• K.Tanigawa, M.Asaeda, A.Yamada, M.Sato and T.Ishiguro, ′′Memory Array Based PLD Architecture for Embedded Re-configurable Device,′′ Proc. of the 2011 International Work-shop on Innovative Architecture for Future Generation Pro-cessors and Systems (IWIA 2011), pp.8-12, 2011.
• M.Nakamura, M.Inagi, K.Tanigawa, T.Hironaka, M.Sato, T.Ishiguro, ′′Physical Design Method for a New Memory-based Reconfigurable Architecture without Switch Blocks, ′′ IEICE Transaction on Information and Systems, Vol.E95-D, No.2, pp.324-325, 2012.
• V. Bets and J. Rose, ′′VPR: A New Packing, Placement and Routing Tool for FPGA Research, International Work-shop on Field Programmable Logic and Applications 1997, pp.213-222, 1997.
• C.Y.Lee ′′An Algorithm for Path Connections and Its Applications′′ IEEE Trans. Electronic Computers, pp.346-365,1961
• L. McMmurchie, C. Ebling, ′′Pathfinder:A negotiation-based performance-driven router for FPGAs,′′ in Proc. the 1995 ACM third international symposium on Field Pro-grammable gate arrays, pp.111-117, 1995.

Terms in the title (6)： 細粒度 ,  再構成可能 ,  論理セル ,  配置問題 ,  SA ,  迷路