Art

J-GLOBAL ID：201702260059482608   Reference number：17A1942795

Area Reduction of Digital Circuit Part in Analog-to-Digital Converter Based on β-Expansion by Eliminating Look-Up Table

β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減

Author (3)： SHINDO YUJI (東京都市大) ,  SETO KENSHU (東京都市大) ,  SAN Hao (東京都市大)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 117  Issue： 274(DC2017 33-67)  Page： 101-104  Publication year： Oct. 30, 2017 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： expansion (mathematics) ,  *analog to digital converter ,  *look-up table ,  digital circuit ,  *area ,  semiconductor chip ,  Newton-Raphson method
Semi thesaurus term： beta expansion ,  *chip area

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  AD/DA conversion circuits  (NC05080M)

Reference (4)：

• H. San, R. Sugawara, M. Hotta, T. Matsuura, and K. Aihara, ′′A 12-bit 1.25MS/s Area-Efficient Radix-Value Self-Estimated Non-Binary Cyclic ADC with Relaxed Requirements on Analog Components,′′ IEICE Trans on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E100-A, No.2, pp.534-540, Feb. 2017.
• 伊理 正夫,藤野 和建,′′数値計算の常識′′,共立出版,1985
• NanGate FreePDK45 Open Cell Library, http://www.nangate.com
• R. Sugawara, H. San, K. Aihara and M. Hotta, ′′Experimental Implementation of Non-binary Cyclic ADCs with Radix-value Estimation Algorithm,′′ IEICE Trans on Electronics, Vol.E97-C, No.4, pp.308- -315, April 2014.

Terms in the title (5)： β展開 ,  AD変換器 ,  ルックアップテーブル ,  デジタル回路 ,  面積