Art

J-GLOBAL ID：201702267167692073   Reference number：17A0031485

アナログバウンダリスキャンを適用した三次元積層後のTSV抵抗精密計測法の計測精度評価

Author (5)： KAGAWA KEISUKE (愛媛大 大学院理工学研究科) ,  WANG S. (愛媛大 大学院理工学研究科) ,  KAMEYAMA SHUICHI (愛媛大 大学院理工学研究科) ,  HIGAMI YOSHINOBU (愛媛大 大学院理工学研究科) ,  TAKAHASHI HIROSHI (愛媛大 大学院理工学研究科)
Material： 電気関係学会四国支部連合大会講演論文集(CD-ROM)  (Shikoku-Section Joint Convention Record of the Institutes of Electrical and Related Engineers (CD-ROM))
Volume： 2016  Page： ROMBUNNO.10-5  Publication year： Sep. 17, 2016 
JST Material Number： L1738B  Document type： Proceedings
Article type： 短報  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： boundary scan ,  analog system ,  Electronics ,  *via hole ,  *measurement ,  precision measurement ,  measurement accuracy ,  *multistory structure ,  through silicon via ,  *electric resistance measurement
Semi thesaurus term： *three dimension laminated technology ,  through silicon via ,  *electric resistance measurement

JST classification (2)： Measurement,testing and reliability of solid-state devices  (NC03040G) ,  General  (NC03161C)

Terms in the title (6)： アナログ ,  バウンダリスキャン ,  TSV ,  精密計測 ,  計測精度 ,  評価