Art

J-GLOBAL ID：201802264460082507   Reference number：18A0322480

Automatic Conversion from Snort PCRE to Verilog HDL

SnortのPCREからVerilog HDLへの自動変換

Author (3)： FUKUDA MASAHIRO (北陸先端科学技術大学院大) ,  FUKUDA MASAHIRO (石川工高専) ,  INOGUCHI YASUSHI (北陸先端科学技術大学院大 情報社会基盤研究セ)
Material： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
Volume： 117  Issue： 378(CPSY2017 106-132)  Page： 95-100  Publication year： Jan. 11, 2018 
JST Material Number： S0532B  ISSN： 0913-5685  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *system ,  *hardware description language ,  *transformation and conversion ,  pattern matching ,  circuit synthesis ,  delay ,  FPGA ,  production ,  *intrusion detection system ,  *Verilog ,  low delay ,  automatic generation
Semi thesaurus term： *automatic conversion

JST classification (3)： Computer networks  (JC03000K) ,  Special-purpose arithmetic and control units  (JC04030Y) ,  Semiconductor integrated circuit  (NC03162T)

Reference (6)：

• Snort, http://www.snort.org, 参照 Aug. 16th, 2017.
• S. Pu, C.-C. Tan and J.-C. Liu, “Sa2px: A Tool to Trnslate Spamassassin regular expression rules to posix,” in Proc. of Sixth Conference on Email and Anti-Spam, pp.1-10, 2009.
• P. Dlugosch, D. Brown, P. Glendenning, M. Leventhal, and H. Noyes, “An efficient and scalable semiconductor architecture for parallel automata processing,” IEEE Trans. on Parallel and Distributed Systems, vol.25, iss.12, pp.3088-3098, Dec. 2014.
• I. Roy, A. Srivastava, M. Nourian, M. Becchi, and S. Aluru, “High Performance Pattern Matching using the Automata Processor,” IEEE Parallel and Distributed Processing Symposium, pp.1123-1132, July 2016.
• 福田 真啓, 井口 寧, “NIDSのPCREのパターンマッチングのFPGA実装とその高速化・省メモリ化,” 信学技法 RECONF2017-37, vol.117, no.279, pp.1-6, Nov.2016.

Terms in the title (3)： Verilog ,  HDL ,  自動変換