Pat
J-GLOBAL ID:201803010056125311

A/D変換器

Inventor:
Applicant, Patent owner:
Agent (2): 伊東 忠重 ,  伊東 忠彦
Gazette classification:公開公報
Application number (International application number):2016200421
Publication number (International publication number):2018064157
Application date: Oct. 11, 2016
Publication date: Apr. 19, 2018
Summary:
【課題】β変換サイクリック型A/D変換回路を含む複数のA/D変換回路を組合せて、製造ばらつきによる誤動作が少なく、消費電力が少ないA/D変換器を提供する。【解決手段】A/D変換器は、非2進のβ変換サイクリック型A/D変換回路と2進以下の逐次比較型A/D変換回路とを共に含んで構成され、所定のビット範囲のA/D変換を担当するA/D変換回路にβ変換サイクリック型A/D変換回路を適用し、所定のビット範囲より下位のビット範囲のA/D変換を担当するA/D変換回路に逐次比較型A/D変換回路を適用し、β変換サイクリック型A/D変換回路による所定のビット範囲のA/D変換結果とA/D変換後の残差信号を前記逐次比較型A/D変換回路でA/D変換して得られた下位のビット範囲のA/D変換結果とをデジタル合成部で合成してA/D変換器が出力するA/D変換結果を得ることを特徴とする。【選択図】図1
Claim (excerpt):
複数のA/D変換方式を組合せたA/D変換器であって、 非2進のβ変換サイクリック型A/D変換回路と2進以下の逐次比較型A/D変換回路とを共に含んで構成され、 所定のビット範囲のA/D変換を担当するA/D変換回路に前記β変換サイクリック型A/D変換回路を適用し、 前記所定のビット範囲より下位のビット範囲のA/D変換を担当するA/D変換回路に前記逐次比較型A/D変換回路を適用し、 前記β変換サイクリック型A/D変換回路による前記所定のビット範囲のA/D変換結果と、 前記所定のビット範囲のA/D変換後の残差信号を前記逐次比較型A/D変換回路でA/D変換して得られた前記下位のビット範囲のA/D変換結果と、 をデジタル合成部で合成して、前記A/D変換器が出力するA/D変換結果を得ることを特徴とするA/D変換器。
IPC (3):
H03M 1/14 ,  H03M 1/38 ,  H03M 1/12
FI (4):
H03M1/14 A ,  H03M1/14 B ,  H03M1/38 ,  H03M1/12 B
F-Term (8):
5J022AA16 ,  5J022BA03 ,  5J022BA04 ,  5J022CA07 ,  5J022CB06 ,  5J022CC03 ,  5J022CF01 ,  5J022CF08
Patent cited by the Patent:
Cited by applicant (6)
  • 撮像装置
    Gazette classification:公開公報   Application number:特願2013-186523   Applicant:オリンパス株式会社
  • 特開昭58-104524
  • A/D変換器
    Gazette classification:公開公報   Application number:特願2006-282485   Applicant:株式会社ルネサステクノロジ
Show all
Cited by examiner (6)
  • 撮像装置
    Gazette classification:公開公報   Application number:特願2013-186523   Applicant:オリンパス株式会社
  • 特開昭58-104524
  • A/D変換器
    Gazette classification:公開公報   Application number:特願2006-282485   Applicant:株式会社ルネサステクノロジ
Show all

Return to Previous Page