Pat

J-GLOBAL ID：201803016622747811

結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法

Inventor： 齊藤 雄太 ,  富永 淳二 ,  近藤 礼子
Applicant, Patent owner： 国立研究開発法人産業技術総合研究所
Agent (1)： 塩田 伸
Gazette classification：特許公報
Application number (International application number)：2016519190
Patent number：6238495
Application date： Apr. 23, 2015
Claim (excerpt)：

【請求項1】 基板と、 前記基板上に積層されるとともにゲルマニウム、シリコン、タングステン、ゲルマニウム-シリコン、ゲルマニウム-タングステン及びシリコン-タングステンのいずれかで形成され、厚みが1nm以上100nm以下である配向制御層と、 前記配向制御層上に積層されるとともにSb2Te3を主成分として形成され、一定の結晶方位に配向される第1の結晶配向層と、 を有することを特徴とする結晶配向層積層構造体。

IPC (4)：

H01L 29/82 ( 200 6.01) ,  H01L 21/8239 ( 200 6.01) ,  H01L 27/105 ( 200 6.01) ,  H01L 45/00 ( 200 6.01)

FI (4)：

H01L 29/82 Z ,  H01L 27/105 447 ,  H01L 27/105 449 ,  H01L 45/00 A

Patent cited by the Patent：

Cited by examiner (2)

• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願2011-000036   Applicant：ルネサスエレクトロニクス株式会社
• 固体メモリ、データ処理システム及びデータ処理装置
  Gazette classification：公開公報   Application number：特願2009-140592   Applicant：エルピーダメモリ株式会社

Article cited by the Patent：

Cited by examiner (1)

• Topological Insulating in GeTe/Sb2Te3 Phase-Change Superlattice