Art

J-GLOBAL ID：201902263026462506   Reference number：19A1097185

材料エンジニアリングによるトンネル電界効果トランジスタの高性能化

Author (7)： TAKAGI SHIN'ICHI (東大) ,  KATO KIMIHIKO (東大) ,  AHN Daehwan (東大) ,  GOTO TAKAHIRO (東大) ,  MATSUMURA RYO (東大) ,  TAKAGUCHI RYOTARO (東大) ,  TAKENAKA MITSURU (東大)
Material： 電子情報通信学会論文誌 C(Web)
Volume： J102-C  Issue： 3  Page： 61-69 (WEB ONLY)  Publication year： Mar. 01, 2019 
JST Material Number： U0472A  ISSN： 1881-0217  Document type： Article
Article type： 解説  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *engineering ,  *FET ,  inclination ,  device structure ,  compound semiconductor ,  quantum well ,  consumed electric power ,  drive
Semi thesaurus term： germanium-on-insulator structure ,  III-V semiconductor ,  subthreshold slope ,  *tunnel field effect transistor ,  hetero-structure ,  research direction ,  *performance enhancement ,  oxide semiconductor ,  ultra-low power ,  low voltage drive ,  *semiconductor material engineering

JST classification (4)： Transistors  (NC03070N) ,  Electrical properties of interfaces in general  (BM03081H) ,  Semiconductor-semiconductor contacts with Gr.13-15 element compounds  (BM03082Y) ,  Semiconductor-semiconductor contacts without Gr.13-15 element compounds  (BM03083P)

Reference (30)：

• A.C. Seabaugh and Q. Zhang, “Low-voltage tunnel transistors for beyond CMOS logic,” Proc. IEEE, vol.98, no.12, pp.2095-2110, Dec. 2010.
• A.M. Ionescu and H. Riel, “Tunnel field-effect transistors as energy-efficient electronic switches,” Nature, vol. 79, pp.329-337, Nov. 2011.
• H. Lu and A.C. Seabaugh, “Tunnel field-effect transistors: state-of-the-art,” IEEE J. Electron Devices Society, vol.2, no.4, pp.44-92, June 2014.
• S. Takagi, M.-S. Kim, M. Noguchi, S.-M. Ji, K. Nishi, and M. Takenaka, “III-V and Ge tunneling FET technologies for low power LSIs,” VLSI symp., no.3-1, pp.T22-T23, Kyoto, Japan, June 2015.
• S. Takagi, M. Noguchi, M. Kim, S.-H. Kim, C.-Y. Chang, M. Yokoyama, K. Nishi, R. Zhang, M. Ke, and M. Takenaka, “III-V/Ge MOS device technologies for low power integrated systems,” Solid State Electron., vol.125, no.11, pp.82-102, Nov. 2016.

Terms in the title (3)： エンジニアリング ,  トンネル電界効果トランジスタ ,  高性能化