Art

J-GLOBAL ID：201902270088019853   Reference number：19A0183714

Area Reduction Technique for Digital Circuit Part in Non-Binary Analog-to-Digital Converter

非2進展開に基づくAD変換器のデジタル回路部面積削減手法

Author (3)： SHINDO YUJI (東京都市大学) ,  SETO KENSHU (東京都市大学) ,  San Hao (東京都市大学)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 139  Issue： 1  Page： 76-82(J-STAGE)  Publication year： 2019 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *analog to digital converter ,  *digital circuit ,  *area ,  look-up table ,  code ,  number (mathematics) ,  resolving power ,  transformation and conversion ,  Binary
Semi thesaurus term： binary code ,  Binary

Author keywords (4)： AD変換回路 ,  高位合成 ,  AD Converter ,  high-level synthesis

JST classification (1)： AD/DA conversion circuits  (NC05080M)

Reference (5)：

• (1) H. San, R. Sugawara, M. Hotta, T. Matsuura, and K. Aihara: “A 12-bit 1.25MS/s Area-Efficient Radix-Value Self-Estimated Non-Binary Cyclic ADC with Relaxed Requirements on Analog Components”, IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E100-A, No. 2, pp. 534-540 (2017)
• (2) 伊理正夫・藤野和建:「数値計算の常識」, 共立出版 (1985)
• (3) NanGate FreePDK45 Open Cell Library, http://www.nangate.com
• (4) R. Sugawara, H. San, K. Aihara, and M. Hotta: “Experimental Implementation of Non-binary Cyclic ADCs with Radix-value Estimation Algorithm”, IEICE Trans. on Electronics, Vol. E97-C, No. 4, pp. 308-315 (2014)
• (5) 後藤公男:「詳解・ディジタルIC回路(下)」, ラジオ技術社 (1981)

Terms in the title (5)： 進展 ,  AD変換器 ,  デジタル回路 ,  面積 ,  手法