Pat

J-GLOBAL ID：202103019098482699

メモリスタ、それを備えた半導体素子およびメモリスタを備えたアレイシステム

Inventor： 林 侑介 ,  藤平 哲也 ,  酒井 朗
Applicant, Patent owner： 国立大学法人大阪大学
Agent (1)： 松山 隆夫
Gazette classification：公開公報
Application number (International application number)：2020214807
Publication number (International publication number)：2021106262
Application date： Dec. 24, 2020
Publication date： Jul. 26, 2021
Summary：

【課題】生体系が有する高次機能を発揮できるメモリスタを提供する。【解決手段】メモリスタ10は、絶縁破壊プロセスを必要としないメモリスタであって、酸化物半導体層2と、端子3〜6とを備える。酸化物半導体層2は、単結晶TiO2-x(0<x<2)からなり、ドーパントを含む。端子3〜6は、酸化物半導体層2の表面に配置される。端子3は、端子5と対向し、端子4は、端子6と対向する。端子3〜6は、酸化物半導体層2に電圧を印加し、酸化物半導体層2におけるドーパントの分布を2次元分布に制御する。【選択図】図1

Claim (excerpt)：

絶縁破壊プロセスを必要としないメモリスタであって、 ドーパントを含む酸化物半導体層と、 前記酸化物半導体層に電圧を印加し、前記ドーパントの分布を2次元分布または3次元分布に制御する端子とを備えるメモリスタ。

IPC (6)：

H01L 21/823 ,  H01L 27/105 ,  H01L 27/10 ,  H01L 29/06 ,  G06N 3/063 ,  G11C 11/54

FI (5)：

H01L27/105 448 ,  H01L27/10 451 ,  H01L29/06 601N ,  G06N3/063 ,  G11C11/54

F-Term (4)：

5F083FZ10 ,  5F083GA10 ,  5F083JA60 ,  5F083PR25

Article cited by the Patent：

Cited by examiner (3)

• 酸素空孔分布制御型4端子メモリスタ素子の抵抗変化特性精密制御
• 4端子TiO2-x 薄膜メモリスタ素子によるシナプス特性の実装
• GaOx を用いたクロスバーアレイメモリスタの開発と抵抗変化特性