文献

J-GLOBAL ID：201702257620444831   整理番号：17A0417485

空間-時間画像処理のための三次元積層140GOPSカラム並列PEと4.9A1ms高速ビジョンチップ【Powered by NICT】

4.9 A 1ms high-speed vision chip with 3D-stacked 140GOPS column-parallel PEs for spatio-temporal image processing

著者 (15件)： Yamazaki Tomohiro (Sony Semiconductor Solutions, Atsugi, Japan) ,  Katayama Hironobu (Sony Semiconductor Solutions, Atsugi, Japan) ,  Uehara Shuji (Sony Semiconductor Solutions, Atsugi, Japan) ,  Nose Atsushi (Sony Semiconductor Solutions, Atsugi, Japan) ,  Kobayashi Masatsugu (Sony Semiconductor Solutions, Atsugi, Japan) ,  Shida Sayaka (Sony Semiconductor Solutions, Atsugi, Japan) ,  Odahara Masaki (Sony LSI Design, Atsugi, Japan) ,  Takamiya Kenichi (Sony LSI Design, Atsugi, Japan) ,  Hisamatsu Yasuaki (Sony LSI Design, Atsugi, Japan) ,  Matsumoto Shizunori (Sony LSI Design, Atsugi, Japan) ,  Miyashita Leo (University of Tokyo, Bunkyo, Japan) ,  Watanabe Yoshihiro (University of Tokyo, Bunkyo, Japan) ,  Izawa Takashi (Sony Semiconductor Solutions, Atsugi, Japan) ,  Muramatsu Yoshinori (Sony Semiconductor Solutions, Atsugi, Japan) ,  Ishikawa Masatoshi (University of Tokyo, Bunkyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ISSCC  ページ： 82-83  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高フレームレートイメージングと高並列信号処理を組み合わせた高速ビジョンシステムは人間の視覚認識速度にわたって機械を制御する迅速に瞬間的視覚フィードバックを可能にした。このようなシステムは,高フレームレート処理[1]の最適化された迅速で簡単なアルゴリズムを用いて回路規模の低減を可能にする。ビジョンシステムとチップ[1-4]に関する以前の研究は,大きな行列に基づく処理要素(PE)並列化[1 3]による低結像性能,および限られた目的カラム並列PEアーキテクチャの低機能性[4]が生成した,ビジョンチップ応用を制約した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アルゴリズム ,  *高速度 ,  *画像処理 ,  *三次元 ,  結像 ,  信号処理 ,  最適化 ,  計算機アーキテクチャ ,  視認
準シソーラス用語： 機能性 ,  回路規模 ,  フレームレート ,  視覚フィードバック ,  *ビジョンチップ ,  *積層 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  医用画像処理  (JE04020T)

タイトルに関連する用語 (4件)： 画像処理 ,  カラム ,  PE ,  ビジョンチップ