特許
J-GLOBAL ID：201103062414608565

マルチプロセッサ

発明者：
笠原 博徳

笠原 博徳 について

, 
木村 啓二

木村 啓二 について


出願人/特許権者：
学校法人早稲田大学

学校法人早稲田大学 について


代理人 (2件)： 後藤 政喜 ,  藤井 正弘
公報種別：特許公報
出願番号（国際出願番号）：特願2008-118007
公開番号（公開出願番号）：特開2008-217825
特許番号：特許第4304347号
出願日： 2008年04月30日
公開日（公表日）： 2008年09月18日
請求項（抜粋）：
【請求項1】 CPUと、前記CPUに接続されているネットワークインタフェースと、スタティックスケジューリング時に転送されるデータを格納する第1メモリと、を備える複数のプロセッシングエレメントと、 前記各プロセッシングエレメントに接続され、前記各プロセッシングエレメントによって共有される集中共有メモリと、を備えるマルチプロセッサであって、 前記各プロセシングエレメントは、前記CPU及び前記ネットワークインタフェースに直接接続され、将来実行すべき命令を前記集中共有メモリから先読みするアジャスタブルプリフェッチ命令キャッシュをさらに備え、 前記アジャスタブルプリフェッチ命令キャッシュは、将来実行される命令列を事前読み出しできるエリアとして、指定された複数のウェイを使用し、それ以外のウェイ分のエリアを通常のキャッシュエリアとして使用することを特徴とするマルチプロセッサ。
IPC (3件)：
G06F 15/17 ( 200 6.01) ,  G06F 15/167 ( 200 6.01) ,  G06F 12/08 ( 200 6.01)
FI (5件)：
G06F 15/17 630 B ,  G06F 15/167 610 A ,  G06F 12/08 505 B ,  G06F 12/08 511 E ,  G06F 12/08 513
引用特許：
審査官引用 (9件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM