特許
J-GLOBAL ID：200903001854324529
キャッシュシステム、プロセッサ及びプロセッサを動作させる方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-280955
公開番号（公開出願番号）：特開平10-187533
出願日： 1997年10月14日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 高速メモリアクセスを有するプロセッサを提供するキャッシュシステム及び前記プロセッサ並びにプロセッサの動作方法を提供すること。【解決手段】 キャッシュシステムはキャッシュスライスおよびスクラッチパッドとして動作し、ソフトウェアにより操作されるリサイズ可能な高速スクラッチパッドを有する。プロセッサレジスタはスクラッチパッドのサイズとベースアドレスを示す。スクラッチパッドに用いる命令は外部メモリからマルチプルラインをスクラッチパッドにロードするプリフェッチ命令とスクラッチパッドからのデータのマルチプルラインを外部メモリに書込むためのライトバック命令を含む。プリフェッチとライトバック命令はノンブロッキング命令でありプリフェッチ或いはライトバック動作の間、プログラム命令に続いた命令が実行されるようにする。
請求項（抜粋）：
メモリと、該メモリに対するアクセスを制御する制御回路とを含み、前記制御回路は前記メモリのアドレスを任意に区分可能でメモリの第1部分はキャッシュメモリとしてアクセスされメモリの第2部分はスクラッチパッドとしてアクセスされることを特徴とするキャッシュシステム。
IPC (3件)：
G06F 12/08
, G06F 12/08 310
, G06F 12/12
G06F 12/08 W
, G06F 12/08 310 Z
, G06F 12/12 D
