特許
J-GLOBAL ID：201303070459985120
マルチプロセッサ
発明者：
,
出願人/特許権者：
代理人 (2件)：
後藤 政喜
, 藤井 正弘
公報種別：特許公報
出願番号（国際出願番号）：特願平11-363702
公開番号（公開出願番号）：特開2001-175619
特許番号：特許第4784792号
出願日： 1999年12月22日
公開日（公表日）： 2001年06月29日
請求項（抜粋）：
【請求項1】 CPUと、前記CPUに接続されているネットワークインタフェースと、コンパイラによりスタティックスケジューリングされたプログラムの実行時に転送されるデータを格納し、他のプロセッシングエレメントからアクセス可能な分散共有メモリと、当該プロセッシングエレメントだけからアクセス可能なローカルデータメモリと、を備える複数のプロセッシングエレメントと、
前記各プロセッシングエレメントに接続され、前記各プロセッシングエレメントによって共有され、コンパイラによりダイナミックスケジューリングされたプログラムの実行時に使用されるデータを格納する集中共有メモリと、を備えるマルチプロセッサであって、
前記集中共有メモリは、前記各プロセッシングエレメントと同じチップに設けられたオンチップの第1集中共有メモリと、前記いずれのプロセッシングエレメントとも異なるチップに設けられたオフチップの第2集中共有メモリとを含み、
前記分散共有メモリは、スタティックスケジューリングされたプログラムの実行時に、プロセシングエレメント間のデータ転送に使用され、
前記ローカルデータメモリは、当該プロセッシングエレメントに割り当てられたタスクにおいて使用されるローカルデータを保持するために使用され、
前記各プロセッシングエレメントに割り当てられたタスク間で共通に使用されるデータが、前記各タスクで必要とされるとき以前に、データの消費先の前記プロセッシングエレメントの前記分散共有メモリへ転送され、
前記集中共有メモリは、粗粒度並列処理において条件分岐に対応するために使用されるダイナミックスケジューリングにおいて、プログラムの実行時までどのCPUにより使用されるかが決まっていないデータを格納することを特徴とするマルチプロセッサ。
IPC (3件)：
G06F 9/50 ( 200 6.01)
, G06F 9/45 ( 200 6.01)
, G06F 12/08 ( 200 6.01)
G06F 9/46 465 E
, G06F 9/44 322 H
, G06F 12/08 509 F
, G06F 12/08 523 Z
, G06F 12/08 551 C
