特許

J-GLOBAL ID：202003002231333211

ソースのエッジに隣接するソースコンタクトを有するメモリアレイを含む装置

発明者： 丹沢 徹
出願人/特許権者： マイクロン テクノロジー,インク.
代理人 (2件)： 大菅 義之 ,  野村 泰久
公報種別：公開公報
出願番号（国際出願番号）：特願2019-182629
公開番号（公開出願番号）：特開2020-074380
出願日： 2019年10月03日
公開日（公表日）： 2020年05月14日
要約：

【課題】メモリデバイスのソース端子(共通ソース線または「CSL」)におけるシート抵抗をソース雑音を減少させるのに十分に低くする。【解決手段】3Dメモリデバイス200は、少なくとも2つのソース210A、210B、少なくとも2つのソースの上方にそれぞれ形成され、且つ、少なくとも2つのソースと結合される、少なくとも2つのメモリアレイ220A、220B及びソースの1つまたは複数のエッジに隣接するソースコンタクト230A〜230Dを使用して少なくとも2つのソースに電気的に其々結合されるソース導体を含む。少なくとも2つのメモリアレイの其々は、メモリセル215、制御ゲート及びデータ線206を含む。ソースのエッジ211’、211”と、エッジに隣接するソースコンタクトとの間にはデータ線がない。【選択図】図2A

請求項（抜粋）：

第1及び第2のソースと、 個別のソースの上方に各々形成され、前記個別のソースに結合された第1及び第2のメモリアレイであって、ここで、前記メモリアレイの各々は、 メモリセルの垂直なストリングと、 ワード線方向に延在しメモリセルの個別のティアに結合された個別のワード線を含む制御ゲートと、 データ線と を含む、前記第1及び第2のメモリアレイと、 前記第1及び第2のメモリアレイの上に延在し、前記ワード線方向に延在する少なくとも1つのソース導体であって、個別の第1及び第2の垂直なソースコンタクトを通じて前記第1及び第2のソースに結合された前記ソース導体であって、各垂直なソースコンタクトが個別の前記メモリアレイの外側に延在する前記ソース導体と を含む、メモリ装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L27/11582 ,  H01L27/11556 ,  H01L29/78 371

Fターム (21件)：

5F083EP02 ,  5F083EP18 ,  5F083EP76 ,  5F083GA09 ,  5F083GA10 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA20 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F101BA02 ,  5F101BA45 ,  5F101BB05 ,  5F101BD16 ,  5F101BD30 ,  5F101BD34

引用特許：

審査官引用 (3件)

• 三次元積層不揮発性半導体メモリ
  公報種別：公開公報   出願番号：特願2008-112658   出願人：株式会社東芝
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願2008-080526   出願人：株式会社東芝
• 垂直型半導体装置及びその形成方法
  公報種別：公開公報   出願番号：特願2009-235200   出願人：三星電子株式会社