特許
J-GLOBAL ID：200903045444899610
不揮発性半導体メモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-288330
公開番号（公開出願番号）：特開2002-100192
出願日： 2000年09月22日
公開日（公表日）： 2002年04月05日
要約：
【要約】【課題】四値フラッシュメモリに適したリファレンスセルの特性を実現する。【解決手段】不揮発性のメモリセルのアレイ7 と、リファレンスセルと、ワード線に第1の電圧を印加してビット線を流れる電流とリファレンス電流の比較によってメモリセルのデータを読み出す読み出し回路6 と、ワード線またはビット線またはソース線またはメモリセルが形成されている半導体領域あるいはこれらのうちの複数に電圧を印加してメモリセルのデータを消去する消去回路と、第1のレギュレータ151 および第2のレギュレータ152 と、第1のレギュレータの出力電圧を消去対象メモリセルのワード線に印加し、第2のレギュレータの出力電圧をリファレンスセルのワード線に印加して、選択されたメモリセルのセル電流とリファレンスセルのセル電流を比較して消去が終了したか否かを検出する消去ベリファイ回路とを具備する。
請求項（抜粋）：
不揮発性メモリセルを複数有する不揮発性メモリセルアレイと、前記不揮発性メモリセルに接続されるワード線、ビット線およびソース線と、前記ワード線を選択するロウデコーダと、前記ビット線を選択するカラムデコーダと、リファレンスセルと、前記ワード線に第1の電圧を印加して前記ビット線を流れる電流と前記リファレンスセルを流れる電流との比較によって前記不揮発性メモリセルのデータを読み出す読み出し回路と、前記ワード線または前記ビット線または前記ソース線または前記不揮発性メモリセルが形成されている半導体領域あるいはこれらのうちの複数に電圧を印加して前記不揮発性メモリセルのデータを消去する消去回路と、第1のレギュレータおよび第2のレギュレータと、前記第1のレギュレータの出力電圧を消去対象不揮発性メモリセルのワード線に印加し、第2のレギュレータの出力電圧をリファレンスセルのワード線に印加して、選択された不揮発性メモリセルのセル電流とリファレンスセルのセル電流を比較して消去が終了したか否かを検出する消去ベリファイ回路とを具備することを特徴とする不揮発性半導体メモリ。
IPC (4件)：
G11C 16/06
, G11C 16/02
, G11C 29/00 603
, G11C 29/00 631
G11C 29/00 603 P
, G11C 29/00 631 Z
, G11C 17/00 634 E
, G11C 17/00 611 A
, G11C 17/00 611 G
, G11C 17/00 612 B
, G11C 17/00 636 B
, G11C 17/00 639 C
, G11C 17/00 641
5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD02
, 5B025AD03
, 5B025AD04
, 5B025AD07
, 5B025AD08
, 5B025AD09
, 5B025AD13
, 5B025AD16
, 5B025AE08
, 5B025AE09
, 5L106AA10
, 5L106BB11
, 5L106CC17
, 5L106DD00
, 5L106EE02
