文献

J-GLOBAL ID：200902174956072727   整理番号：02A0802249

0.10μmDRAM用MIM/Ta₂O₅キャパシタプロセスの開発

Development of MIM/Ta₂O₅ Capacitor Process for 0.10 μm DRAM.

著者 (9件)： 浅野勇 (エルピーダメモリ) ,  中村吉孝 (エルピーダメモリ) ,  平谷正彦 (日立 中研) ,  生田目俊秀 (日立 日立研) ,  飯島晋平 (エルピーダメモリ) ,  佐伯智則 (日立 生産技研) ,  二瀬卓也 (日立超LSIシステムズ) ,  山本智志 (日立 デバイス開セ) ,  関口敏宏 (エルピーダメモリ)
資料名： 電子情報通信学会論文誌 C  (IEICE Transactions on Electronics (Japanese Edition))
巻： J85-C  号： 10  ページ： 934-943  発行年： 2002年10月01日 
JST資料番号： S0623C  ISSN： 1345-2827  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 加工寸法の微細化に伴いDRAMの蓄積容量を確保することが困難...

シソーラス用語： *DRAM ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0802249&from=J-GLOBAL&jstjournalNo=S0623C") }}

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (13件)：

• ASANO, I. 1.5 nm equivalent thickness Ta_2O_5 high-k dielectric with rugged Si suited for mass production of high density DRAMs. Tech. Digest of Intl. Electron Devices Meeting. 1998, 755
• LESAICHERRE, P, -Y. A Gbit-scale DRAM stacked capacitor technology with ECR MOCVD SrTiO_3 and RIE patterned RuO_2/TiN storage nodes. Tech. Digest of Intl. Electron Devices Meeting. 1994, 831
• KUROIWA, T. Dielectric properties of (Ba_xSr_<1-x>) TiO_3 thin films prepared by RF sputtering for dynamic random access memory application. Jpn. J. Appl. Phys. 1994, 33, 5187-5191
• 大路譲. DRAMキャパシタへの高誘電体薄膜の応用-課題と方向. 応用物理. 1997, 66, 11, 1210
• HIRATANI, M. A confromal ruthenium electrode for MIM capacitors in Gbit DRAMs using the CVD technology based on oxygen-controlled surface reaction. Symp. on VLSI Technology. 2000, 102

タイトルに関連する用語 (5件)： MIM ,  Ta2O5 ,  キャパシタ ,  プロセス ,  開発