文献
J-GLOBAL ID:201702285111339870   整理番号:17A0238765

電力効率に及ぼすコードレベル性能調整の影響の評価【Powered by NICT】

Evaluating the impacts of code-level performance tunings on power efficiency
著者 (12件):
資料名:
巻: 2016  号: Big Data  ページ: 362-369  発行年: 2016年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
HPCシステムの電力消費は,エクサスケールコンピューティングのための一次制約されるように,HPCコミュニティの主な目的は,最近性能よりも電力効率(すなわち,ワット当たり性能)を最大化するためになってきている。プログラマはコードレベルでHPCプログラムを調整することによって性能を改善するためにかなりの努力を費やしてきたが,改善電力効率のためのチューニングが求められている。本研究では,二種類の代表的なHPCプログラム(Graph500とSDPARA)を選択し,これらのプログラムに適用した伝統的コードレベル性能チューニングは電力効率にどのように影響するか評価した。もCPUやGPUの種々の動作周波数での電力効率に及ぼす調整の影響を調べた。結果は,同調は電力効率を著しく改善し,異なるタイプのチューニングのCPU周波数を変えることによる電力効率の異なる傾向を示すことが分かった。最後に,最先端Graph500実装のスケーラビリティと電力効率は単一ノードプラットフォームと,960ノードスーパーコンピュータの両方に調べた。高いスケーラビリティにより,単一ノードシステムに及ぼす27.43~129.76GTEPSとMTEPS/ワットとスーパコンピュータ上での4.39~1,085.24GTEPSとMTEPS/ワットを達成した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  ディジタル計算機方式一般 
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る