文献

J-GLOBAL ID：201602205972472334   整理番号：16A0337684

三次元積層後のTSV抵抗の精密計測法のアナログ回路設計について

Analog Circuit Design for a Precision Resistance Measurement of TSVs

著者 (6件)： WANG Senling (愛媛大 大学院理工学研究科) ,  香川敬祐 (愛媛大 大学院理工学研究科) ,  亀山修一 (愛媛大 大学院理工学研究科) ,  亀山修一 (富士通) ,  樋上喜信 (愛媛大 大学院理工学研究科) ,  高橋寛 (愛媛大 大学院理工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 115  号： 449(DC2015 86-96)  ページ： 49-54  発行年： 2016年02月10日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： これまで,我々は,三次元積層LSIの歩留まり改善及び品質向上のための技術として,アナログバウンダリスキャンを利用したTSV(貫通シリコンビア)抵抗の精密計測法を提案している。提案したTSV抵抗の精密計測法は,製造欠陥(ボイド,ピンホールなど)や経年劣化によるTSV接続抵抗の変動を高精度で計測・監視できる。提案するTSV抵抗精密計測回路にはデジタル回路とアナログ回路の両方が含まれるため,ミックスシグナル回路となっている。本稿では,文献[4]の続報として,シノプシス社のCustom Designerを用いたTSV抵抗精密計測回路のアナログ回路部の設計及び実装について詳細に説明する。(著者抄録)

シソーラス用語： 層 ,  三次元 ,  *バイアホール ,  *抵抗 ,  計測 ,  *精密測定 ,  回路設計 ,  電気回路 ,  バウンダリスキャン
準シソーラス用語： 積層 ,  *TSV【配線】 ,  計測法 ,  *精密測定法 ,  アナログ回路設計 ,  計測回路

分類 (3件)： その他の情報処理  (JE15050M) ,  電気・電子部品一搬  (NA05010H) ,  R,L,C,Q,インピーダンス,誘電率の計測法・機器  (AD07030N)

タイトルに関連する用語 (3件)： TSV ,  精密計測 ,  アナログ回路設計