文献

J-GLOBAL ID：201702243675087764   整理番号：17A0856550

サブppb秩序チャネル調整法を用いた CRP244dB FOM高周波圧電共振器に基づくカスケード分数N PLL【Powered by NICT】

A -244-dB FOM High-Frequency Piezoelectric Resonator-Based Cascaded Fractional-N PLL With Sub-ppb-Order Channel-Adjusting Technique

著者 (13件)： Ikeda Sho (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Ito Hiroyuki (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Kasamatsu Akifumi (National Institute of Information and Communications Technology, Tokyo, Japan) ,  Ishikawa Yosuke (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Obara Takayoshi (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Noguchi Naoki (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Kamisuki Koji (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Jiyang Yao (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Hara Shinsuke (National Institute of Information and Communications Technology, Tokyo, Japan) ,  Ruibing Dong (National Institute of Information and Communications Technology, Tokyo, Japan) ,  Dosho Shiro (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Ishihara Noboru (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan) ,  Masu Kazuya (Laboratory for Future Interdisciplinary Research of Science and Technology, Tokyo Institute of Technology, Yokohama, Japan)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 52  号： 4  ページ： 1123-1133  発行年： 2017年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,高周波数圧電共振器(PZR)に基づくカスケード分数N位相同期ループ(PLL)を提案した。サブppbオーダー周波数分解能はチャネル調整技術によって達成される。その小さな形状因子に加えて,ギガヘルツ周波数で高Q PZRはRF応用のための非常に低位相雑音シンセサイザを実現した。しかし,三つの基本的な問題が解決:PZRベース発振器の狭い同調範囲と大きなプロセス変動,ギガヘルツため周波数を基準としたPLLの低周波分解能,およびCMOS PZRボンディングワイヤのインダクタンスによる望ましくない高調波振動されていない。これらの問題を克服するために,PZR発振器周波数を変えること,狭い同調範囲とPZR発振器の広いプロセス変動を可能にし,第二PLLの一定出力周波数を維持する二PLLの分割比を設定する適応的チャネル調整技術(CAT)を提案した。PLLアーキテクチャにおける最初のPLLは,出力周波数分解能を決定し,第二はデルタ-シグマ変調器の電力消費を低減する。PZR発振器における高調波振動を抑制する。プロトタイプPLLを,65nm CMOSで製作し,8.484 8.912GHz出力,fs rmsジッタ,および 244-dB FOMを達成する,12.7mWの電力を消費した。サブppbオーダーCATによる高周波PZRに基づくカスケード分数N PLL,ギガヘルツPZRsにおける狭い同調範囲問題を克服することを開発した。65nm CMOSで作製したプロトタイプPLLは12.7mWand出力8.484~8.912GHz,180fs rmsジッタを消費した。Copyright 2017 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： ジッタ ,  周波数 ,  *チャネル ,  インダクタンス ,  発振器 ,  位相同期ループ ,  分解能 ,  調和振動 ,  プロトタイプ ,  CMOS ,  *HF【周波数】
準シソーラス用語： プロセス変動 ,  同調範囲 ,  ギガヘルツ ,  周波数分解能 , 【Automatic Indexing@JST】

分類 (2件)： 発振回路  (NC05020Y) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： サブ ,  チャネル ,  調整法 ,  FOM ,  圧電共振器 ,  カスケード ,  分数 ,  PLL