文献

J-GLOBAL ID：200902197410529432   整理番号：94A0921714

分割した構造記述関数による組合せ回路の経路解析

Path Analysis in Combinational Circuits by Partitioned Structure Description Functions.

著者 (4件)： YU X (愛媛大 工) ,  柳田宣広 (愛媛大 工) ,  高橋寛 (愛媛大 工) ,  高松雄三 (愛媛大 工)
資料名： 電子情報通信学会論文誌 D-1  (IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻： 77  号： 10  ページ： 741-744  発行年： 1994年10月 
JST資料番号： S0757B  ISSN： 0915-1915  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本論文では,組合せ回路を部分樹状回路に分割し,それらの構造記...

シソーラス用語： 組合せ回路 ,...
準シソーラス用語： 経路解析

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=94A0921714&from=J-GLOBAL&jstjournalNo=S0757B") }}

分類 (1件)： 論理回路  (NC05070B)

引用文献 (7件)：

• 樹下行三. 構造記述関数を用いた組合せ回路の故障検査について. 信学論(D). 1981, J64-D, 8, 690-696
• TAKAHASHI, H. A method of generating tests for combinational circuits with multiple faults. IEICE Trans. Information and Systems. 1992, E75-D, 4, 569-576
• GLOVER, C. T. A deterministic approarch to adjacent testing for delay faults. Proc. 26th DAC. 1989, 351-356
• TAKAHASHI, H. Multiple stuck-at fault diagnosis in combinational circuits based on restricted single sensitized paths. Proc. ATS'93. 1993, 185-190
• BENKOSKI, J. Timing verification ushing statically sensitizable paths. IEEE Trans. CAD. 1990, CAD-9, 10, 1073-1083

タイトルに関連する用語 (4件)： 記述関数 ,  組合せ回路 ,  経路 ,  解析