文献

J-GLOBAL ID：201102205445449793   整理番号：11A0972809

超高信頼性チップ製造のためのシグナルインティグリティ不良のモデル化およびその故障検査法

著者 (3件)： 高橋寛 (愛媛大 大学院理工学研究科) ,  樋上喜信 (愛媛大 大学院理工学研究科) ,  大西洋一 (半導体理工学研究セ)
資料名： 愛媛大学社会連携推進機構研究成果報告書
号： 4  ページ： 22-25  発行年： 2011年03月 
JST資料番号： L5786B  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： VLSIチップの多層化構造では,配線やビア欠陥による信号伝搬遅延や電圧変動により,信号の完全性を低下させ誤動作を起こさせている。回路の電磁シミュレーションを利用して,半断線故障のモデリング解析,テストチップTEGを設計・製作して検証,故障診断した。製品の品質確保と歩留りの確保に重要である。

シソーラス用語： *信頼性 ,  モデリング ,  切断 ,  電気故障 ,  *信号特性 ,  *超LSI ,  誤動作 ,  半導体チップ ,  *故障診断 ,  *電磁場解析 ,  計算機シミュレーション ,  信号波形解析 ,  テストパターン ,  歩留り ,  品質保証 ,  断線 ,  計算機利用 ,  利用
準シソーラス用語： 信号完全性

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (4件)： 高信頼性 ,  モデル化 ,  故障 ,  検査