特許
J-GLOBAL ID：201403060504383170
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：特許公報
出願番号（国際出願番号）：特願2009-193353
公開番号（公開出願番号）：特開2011-044659
特許番号：特許第5434365号
出願日： 2009年08月24日
公開日（公表日）： 2011年03月03日
請求項（抜粋）：
【請求項1】 チャネル形成領域にチャネル方向に第1の幅を有するSiGe層が埋め込まれている半導体基板と、
前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記第1の幅より大きい第2の幅を有して前記SiGe層の形成領域からはみ出す領域を有するゲート電極と、
前記チャネル形成領域を挟む前記半導体基板において形成されたエクステンション領域を有するソースドレイン領域と、
を有して電界効果トランジスタが構成されており、
前記エクステンション領域は前記ゲート電極の下部まで入り込むオーバーラップ領域を有し、
前記エクステンション領域と前記SiGe層が離間されており、前記エクステンション領域と前記半導体基板の接合面から伸びる空乏層が前記SiGe層に達しないように駆動される
半導体装置。
IPC (4件)：
H01L 21/336 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
H01L 29/78 301 H
, H01L 29/78 301 G
, H01L 29/78 301 P
, H01L 29/78 301 S
, H01L 29/78 301 B
, H01L 27/08 321 C
, H01L 27/08 321 D
, H01L 27/08 321 E
