文献

J-GLOBAL ID：202002225417241856   整理番号：20A0661137

メモリベース論理再構成デバイス(MRLD)における劣化状態検知のためのリングオシレータ実装

Ring Oscillator Implementation for Aging Monitoring in Memory-based Reconfigurable Logic Device (MRLD)

著者 (4件)： 周細紅 (愛媛大 大学院理工学研究科) ,  王森レイ (愛媛大 大学院理工学研究科) ,  樋上喜信 (愛媛大 大学院理工学研究科) ,  高橋寛 (愛媛大 大学院理工学研究科)
資料名： エレクトロニクス実装学会講演大会講演論文集(CD-ROM)  (エレクトロニクス実装学会春季講演大会論文集(CD-ROM))
巻： 34th  ページ： ROMBUNNO.4C1-02  発行年： 2020年 
JST資料番号： X0498B  ISSN： 1880-4616  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： ・再構成論理デバイスMRLD(Memory-based Reconfigurable Device)は太陽誘電株式会社の登録商標。
・MRLDデバイスの構成要素であるMLUT(Multiple look-up Table)での経年劣化による遅延時間を計測することが必要。
・そのため,MRLDデバイスの構造に適するリングオシレータ発振回路の設計及び実装方法を提案。
・MRLDデバイスでのMLUT全体のグローバル遅延およびMLUT単体のローカル遅延をそれぞれ計測することが可能。
・論理シミュレーションの結果から,提案法は高精度にMLUTの遅延を測ることを確認。

シソーラス用語： *半導体メモリ ,  *劣化 ,  *リング発振器 ,  再構成 ,  論理素子 ,  遅延特性 ,  時間 ,  計算機シミュレーション ,  計算機利用 ,  利用

分類 (2件)： 半導体集積回路  (NC03162T) ,  発振回路  (NC05020Y)

タイトルに関連する用語 (4件)： 論理 ,  再構成 ,  リングオシレータ ,  実装