光集積デバイス

発明者： ,
出願人/特許権者：
代理人 (3件)：光石俊郎 , 田中康幸 , 松元洋
公報種別：公開公報
出願番号（国際出願番号）：特願2004-027658
公開番号（公開出願番号）：特開2005-223043
出願日： 2004年02月04日
公開日（公表日）： 2005年08月18日
要約：

【課題】逆バイアスされる半導体光素子と順(又はゼロ)バイアスされる半導体光素子の活性層どうしを突合せ接合している光集積デバイスにおいて、大きな逆バイアス動作や超高速変調をしても、高速なデバイス動作速度を確保する。【解決手段】共通の基板11上にpin構造のDFBレーザとpin構造のEA変調器が構成され、両素子の活性層構造13,19が突合せ接合されている。p型の上部クラッド層15のうち、接続部分の真上の部分112は、n型の下部クラッド層12と同じ導電形(n型)で構成している。n電極18を接地し、p電極17に正電圧を印加し、p電極110に負電圧(逆バイアス)を印加したとき、n型層112とp型上部クラッド層15により構成されるpn接合部分にのみ電圧印加がされ、その下部に位置する活性層構造19には電圧が印加されず、良好な応答特性が得られる。【選択図】図1

請求項（抜粋）：

半導体基板上に、pin構造よりなる第1の半導体光素子とpin構造よりなる第2の半導体光素子が配置され、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが接続されている光集積デバイスにおいて、前記第1の半導体光素子の活性層と前記第2の半導体光素子の活性層とが接続されている接続部分の上部クラッド層の一部が、下部クラッド層と同一の導電形で構成され、前記接続部分の活性層に外部から印加電圧が印加されないように構成されていることを特徴とする光集積デバイス。

IPC (3件)：

H01S5/026 , G02F1/017 , H01L31/0232

FI (3件)：

H01S5/026 616 , G02F1/017 503 , H01L31/02 C

Fターム (23件)：

2H079AA02 , 2H079AA13 , 2H079BA01 , 2H079CA04 , 2H079DA16 , 2H079EA03 , 2H079EA07 , 2H079EB04 , 2H079HA14 , 2H079HA15 , 2H079KA18 , 5F073AA13 , 5F073AA64 , 5F073AA74 , 5F073AB21 , 5F073BA02 , 5F073CA12 , 5F073CB02 , 5F088AB07 , 5F088BB01 , 5F088EA06 , 5F088GA05 , 5F088JA14

引用特許：

出願人引用 (4件)

半導体光集積素子
公報種別：公開公報出願番号：特願2002-025828 出願人：住友電気工業株式会社
特開昭63-194385
半導体光変調デバイス
公報種別：公開公報出願番号：特願平10-260593 出願人：日本電信電話株式会社

全件表示

審査官引用 (5件)

半導体光集積素子
公報種別：公開公報出願番号：特願2002-025828 出願人：住友電気工業株式会社
特開昭63-194385
特開昭63-194385

全件表示

前のページに戻る