特許
J-GLOBAL ID：200903046645149071

半導体光集積素子

発明者：
村田 道夫

村田 道夫 について

, 
増田 健良

増田 健良 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (1件)： 長谷川 芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-025828
公開番号（公開出願番号）：特開2003-229635
出願日： 2002年02月01日
公開日（公表日）： 2003年08月15日
要約：
【要約】【課題】 発光デバイスと変調デバイスとの間のリーク電流を低減できる構造を備える半導体光集積素子およびその製造方法を提供する。【解決手段】 半導体光集積素子1は、発光デバイス部110、変調デバイス部120、および分離部130を基板2上に備える。発光デバイス部110には半導体レーザ素子部が構成され、変調デバイス部には変調素子部が構成されている。また、分離部130は、発光デバイス部110と変調デバイス部120との間に形成されている。分離部130では第2クラッド層8mに半導体埋込部80eが設けられている。第2クラッド層8mがp型InPで構成されるのに対し、半導体埋込部80eはn型InPで構成される。よって、半導体埋込部80eは電極90a,90bの間を流れるリーク電流を妨げる効果を奏する。故に、電極90a,90b間で第2クラッド層8mを介して生じるリーク電流が低減される。
請求項（抜粋）：
III-V族半導体を含む活性層を有しており所定の軸方向に伸びる第1の半導体メサ部を備え、III-V族半導体を含む活性層を有しており前記第1の半導体メサ部と光学的に結合され所定の軸方向に伸びる第2の半導体メサ部を備え、前記第1および前記第2の半導体メサ部上に設けられた第1導電型のIII-V族半導体層を備え、前記III-V族半導体層は、発光デバイス部、分離部および変調デバイス部のための所定の軸方向に設けられた第1〜第3の領域を有しており、前記III-V族半導体層は前記第2の領域に凹部を有しており、前記III-V族半導体層の前記第1の領域上に設けられた第1の電極、および前記III-V族半導体層の前記第3の領域上に設けられた第2の電極を備え、前記第1導電型と異なる第2導電型であって前記凹部に設けられたIII-V族半導体部を備える、半導体光集積素子。
IPC (2件)：
H01S 5/026 616 ,  H01S 5/50 630
FI (2件)：
H01S 5/026 616 ,  H01S 5/50 630
Fターム (8件)：
5F073AA45 ,  5F073AA64 ,  5F073AA74 ,  5F073AA89 ,  5F073AB12 ,  5F073AB21 ,  5F073CA12 ,  5F073EA29
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM