研究者
J-GLOBAL ID：201501085953163358
更新日: 2024年02月01日
多和田 雅師
タワダ マサシ | Tawada Masashi
この研究者にコンタクトする
直接研究者へメールで問い合わせることができます。
所属機関・部署：
早稲田大学 研究院(研究機関)/附属機関・学校 グリーン・コンピューティング・システム研究機構
早稲田大学 研究院(研究機関)/附属機関・学校 グリーン・コンピューティング・システム研究機構 について
「早稲田大学 研究院(研究機関)/附属機関・学校 グリーン・コンピューティング・システム研究機構」ですべてを検索
機関情報を見る
職名：
次席研究員(研究院講師)
競争的資金等の研究課題 (2件)：
2020 - 2023 秘密情報の抜き取りに耐性を持つイジングモデル暗号化に関する研究
2016 - 2019 最悪時評価で理論的限界に肉薄する符号化による多値セル不揮発性メモリの書き込み削減
論文 (18件)：
古城 辰朗, 多和田 雅師, 柳澤 政生, 戸川 望. A-3-7 不揮発メモリを対象に最悪書込みビット数削減と誤り訂正を両立する一対多符号構成手法(A-3.VLSI設計技術,一般セッション). 電子情報通信学会基礎・境界ソサイエティ/NOLTAソサイエティ大会講演論文集. 2015. 2015. 52-52
KOJO Tatsuro, TAWADA Masashi, YANAGISAWA Masao, TOGAWA Nozomu. Code Generation Limiting Maximum and Minimum Hamming Distances for Non-Volatile Memories. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2015. 98. 12. 2484-2493
TAWADA Masashi, KIMURA Shinji, YANAGISAWA Masao, TOGAWA Nozomu. ECC-Based Bit-Write Reduction Code Generation for Non-Volatile Memory. IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2015. 98. 12. 2494-2504
Tatsuro Kojo, Masashi Tawada, Masao Yanagisawa, Nozomu Togawa. Bit-Write-Reducing and Error-Correcting Code Generation by Clustering Error-Correcting Codewords for Non-Volatile Memories. 2015 IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD). 2015. 682-689
多和田 雅師, 木村 晋二, 柳澤 政生, 戸川 望. 不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成(設計手法(2),デザインガイア2014-VLSI設計の新しい大地-). 電子情報通信学会技術研究報告. VLD, VLSI設計技術. 2014. 114. 328. 227-232
もっと見る
特許 (3件)：
処理装置、処理方法及び処理プログラム
処理装置及び処理プログラム
辞書検索方法、装置、およびプログラム
学位 (1件)：
博士
※ J-GLOBALの研究者情報は、
researchmap
の登録情報に基づき表示しています。 登録・更新については、
こちら
をご覧ください。
前のページに戻る
TOP
BOTTOM
