研究者
J-GLOBAL ID:200901017152180614
更新日: 2024年03月18日
平本 俊郎
ヒラモト トシロウ | Hiramoto Toshiro
所属機関・部署:
職名:
教授
ホームページURL (1件):
http://www.vlsi.iis.u-tokyo.ac.jp/index-j.html
研究キーワード (29件):
ナノエレクトロニクス
, ナノテクノロジー
, ナノデバイス
, 量子ドット
, 単電子トランジスタ
, 単一電子デバイス
, 量子効果
, SOI
, 低消費電力
, CMOS
, MOSFET
, 集積回路
, VLSI
, シリコン
, 半導体
, Nanodevices
, Nanoelectronics
, Nanotechnology
, Quantum dot
, Single electron transistor
, Single electron devices
, Quantum effect
, Low power
, SOI
, CMOS
, MOSFET
, VLSI
, Silicon
, Semiconductor
競争的資金等の研究課題 (40件):
- 2022 - 2026 スピン量子性に基づくデバイス指紋(量子指紋)の生成と抽出
- 2019 - 2023 三次元集積化に向けたスケーラブルな積層構造シリコン量子ビットに関する研究
- 2014 - 2020 新世代Si-IGBTと応用基本技術の研究開発
- 2018 - 2019 マルチモーダルな超低消費電力エッジシステムに向けたAIコンピューティング技術の研究開発
- 2017 - 2019 電源電圧0.1V動作に向けたトランジスタの特性ばらつきの自己収束機構に関する研究
- 2016 - 2019 超低消費電力データ収集システムの研究開発
- 2015 - 2019 室温動作シリコン単電子トランジスタとナノワイヤCMOSによる新機能回路の低電圧化
- 2016 - 2018 強誘電HfO2による急峻スロープFETの低消費電力回路と混載FeRAMの設計実証
- 2015 - 2017 しきい値電圧自己調整機構を有する超低電圧動作シリコンナノワイヤトランジスタ
- 2013 - 2016 SRAM セルへの一括高電圧ストレス印加による不揮発性メモリの研究
- 2014 - 2015 単一不純物が微細トランジスタ特性の統計的性質に与える影響に関する基礎研究
- 2011 - 2015 室温動作集積単電子トランジスタと大規模CMOS回路との融合による新機能創出
- 2013 - 2014 サブ100mV動作を目指した超低電圧MOSトランジスタの基礎研究
- 2006 - 2010 シリコンナノエレクトロニクスの新展開に関する総括的研究
- 2006 - 2009 ナノMOSFETの揺らぎとデバイスインテグリティ
- 2004 - 2007 完全室温動作シリコン単電子・量子・CMOS融合集積回路ナノデバイスに関する研究
- 2002 - 2004 超低消費電力向け微細MOSトランジスタの研究
- 2002 - 2004 シリコン量子ドット中のクローンブロッケードを利用したメモリデバイスの研究
- 2002 - 2004 超低消費電力向け微細MOSトランジスタの研究
- 2002 - 2004 シリコン量子ドット中のクーロンブロッケードを利用したメモリデバイス
- 2000 - 2004 量子ドット構造による電子の制御と次世代エレクトロニクスへの応用
- 2001 - 2003 揺らぎを排した量子スケールMOSFETにおける物理現象の探究と集積化応用の研究
- 2001 - 2003 高・強誘電体膜を用いた極低電圧・超低消費電力FET,及び高性能新機能素子の開発
- 1998 - 2000 ディープサブミクロン配線のタイミング特性の研究
- 1998 - 2000 量子効果を積極利用した薄膜SOI MOSFETの性能向上とばらつき低減の研究
- 1998 - 1999 リソグラフィ限界を超えた制御性の良いシリコンナノデバイスの作製に関する研究
- 1998 - 1998 量子ドットにおけるクローン閉塞現象を利用した双安定状態の発現に関する研究
- 1997 - 1997 磁気歪み効果もつ薄膜材料を利用したマイクロマシンシステムの基礎研究
- 1997 - 1997 MOS構造を有する単一電子デバイスの作成とそのCMOSチップへの集積化の研究
- 1997 - 1997 不純物揺らぎによる特性ばらつきを抑えたデルタドープ型MOSデバイスに関する研究
- 1996 - 1997 SOI構造における酸化メカニズムの解明に関する研究
- 1995 - 1997 サブ0.1ミクロン薄膜SOI CMOS LSIデバイスの揺らぎに関する研究
- 1995 - 1997 メソスコピック・エレクトロニクス
- 1996 - 1996 MOS構造を有する単一電子デバイスの作製とそのCMOSチップへの集積化の研究
- 1996 - 1996 不純物揺らぎによる特性ばらつきを抑えたデルタドープ型MOSデバイスに関する研究
- 1995 - 1996 マイクロメカトロニクス・システムの製作プロセス統合に関する研究
- 1994 - 1996 半導体量子位相デバイス
- 1995 - 1995 二重ゲートを有するシリコン超微細構造デバイスの作製とその量子輸送現象に関する研究
- 1994 - New concept device utilizing silicon nano-structure
- 1994 - 10nm scale low power MOSFET
全件表示
論文 (285件):
-
Kaito Hikake, Zhuo Li, Junxiang Hao, Chitra Pandy, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi. A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel for 3-D Integrated Devices. IEEE Transactions on Electron Devices. 2024. 1-7
-
Kaito Hikake, Zhuo Li, Junxiang Hao, Chitra Pandy, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi. A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel and InSnOx Electrode with Normally-off Operation, High Mobility and Reliability for 3D Integrated Devices. 2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits). 2023
-
Masahide Goto, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, Toshiro Hiramoto. Pixel-Parallel Three-Layer Stacked CMOS Image Sensors Using Double-Sided Hybrid Bonding of SOI Wafers. IEEE Transactions on Electron Devices. 2023. 70. 9. 4705-4711
-
Masaharu Kobayashi, Jixuan Wu, Yoshiki Sawabe, Saraya Takuya, Toshiro Hiramoto. Mesoscopic-scale grain formation in HfO2-based ferroelectric thin films and its impact on electrical characteristics. Nano Convergence. 2022. 9. 1
-
Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi. A 3D Vertical-Channel Ferroelectric/Anti-Ferroelectric FET With Indium Oxide. IEEE Electron Device Letters. 2022. 43. 8. 1227-1230
もっと見る
MISC (323件):
-
後藤 正英, 本田 悠葵, 難波 正和, 井口 義則, 更屋 拓哉, 小林 正治, 日暮 栄治, 年吉 洋, 平本 俊郎. SOIウェハのハイブリッド接合を用いた画素並列3層積層CMOSイメージセンサ-Pixel-Parallel 3-Layer Stacked CMOS Image Sensors Using Hybrid Bonding of SOI Wafers. 「センサ・マイクロマシンと応用システム」シンポジウム論文集 電気学会センサ・マイクロマシン部門 [編]. 2022. 39. 5p
-
後藤 正英, 本田 悠葵, 難波 正和, 井口 義則, 更屋 拓哉, 小林 正治, 日暮 栄治, 年吉 洋, 平本 俊郎. SOIウェハのハイブリッド接合を用いた3層積層画素並列CMOSイメージセンサ-3-Layer Stacked Pixel-Parallel CMOS Image Sensors Using Hybrid Bonding of SOI Wafers-情報センシング. 映像情報メディア学会技術報告 = ITE technical report. 2022. 46. 14. 5-8
-
後藤正英, 中谷真規, 本田悠葵, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, et al. 常温ウェハ接合を用いた画素並列信号処理イメージセンサの多層化技術. 映像情報メディア学会冬季大会講演予稿集(CD-ROM). 2020. 2020
-
執行直之, 渡辺正裕, 角嶋邦之, 星井拓也, 古川和由, 中島昭, 佐藤克己, 末代知子, 更屋拓哉, 高倉俊彦, et al. Si IGBTの3次元デバイス・シミュレーション-物理モデルの検討と実測結果との比較-. 電子情報通信学会技術研究報告(Web). 2020. 120. 239(SDM2020 22-34)
-
後藤 正英, 本田 悠葵, 渡部 俊久, 萩原 啓, 難波 正和, 井口 義則, 更屋 拓哉, 小林 正治, 日暮 栄治, 年吉 洋, et al. SOIウェハの直接接合を用いた3層構造リングオシレータとイメージセンサの試作 (集積回路) -- (デザインガイア2019 : VLSI設計の新しい大地). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2019. 119. 284. 45-49
もっと見る
特許 (8件):
学歴 (4件):
- 1984 - 1989 東京大学 工学系研究科 電子工学専攻
- - 1989 東京大学
- 1982 - 1984 東京大学 工学部 電子工学科
- - 1984 東京大学
学位 (1件):
経歴 (5件):
- 1996 - 2002 東京大学大規模集積システム設計教育研究センター助教授
- 2002 - - 東京大学生産技術研究所教授
- 1994 - 1996 東京大学生産技術研究所助教授
- 1993 - 1994 スタンフォード大学客員研究員
- 1989 - 1994 (株)日立製作所デバイス開発センタ勤務
委員歴 (14件):
- 2022/03 - 現在 応用物理学会 会長
- 2016/04 - 現在 SSDM 組織委員会委員
- 2014/06 - 現在 VLSI Symposium on Technology Executive Committee Member
- 2012/04 - 現在 IEC TC91国内委員会 委員長
- 1999 - 現在 電子情報通信学会シリコンデバイス・材料研究会 委員
- 2020/03 - 2022/03 応用物理学会 副会長
- 2009/11 - 2022/03 日本学術振興会シリコン超集積システム第165委員会 委員長
- 2018/04 - 2020/03 電子通信情報学会ELEX 編集委員長
- 2016/03 - 2018/03 応用物理学会 理事
- 2016 - SSDM 論文委員長
- 2015 - VLSI Symposium on Technology General Chair
- 2011/04 - 2013/03 応用物理学会シリコンテクノロジー分科会 幹事長
- 2003 - 2009 IEDM Executive Committee Member
- 2001 - 2006 IEEE Electron Device Society Elected AdCom Member
全件表示
受賞 (7件):
所属学会 (4件):
IEEE Electron Device Society
, 電子情報通信学会
, 応用物理学会
, IEEE Electron Device Society
前のページに戻る