研究者
J-GLOBAL ID:200901051769488954
更新日: 2024年07月29日
難波 一輝
ナンバ カズテル | Namba Kazuteru
この研究者にコンタクトする
直接研究者へメールで問い合わせることができます。
所属機関・部署:
千葉大学 大学院工学研究院
千葉大学 大学院工学研究院 について
「千葉大学 大学院工学研究院」ですべてを検索
職名:
准教授
ホームページURL (2件):
http://www.icsd2.tj.chiba-u.jp
,
http://www.icsd2.tj.chiba-u.jp/research-e.htm
研究分野 (1件):
計算機システム
研究キーワード (1件):
ディペンダブルコンピューティング
競争的資金等の研究課題 (7件):
2021 - 2024 ヒトの脳機能を遥かに超えるpsオーダーで動作可能な超格子相変化人工シナプスの研究
2019 - 2022 多ビーム合成開口レーダによる環境リモートセンシング画像の高解像度化
2020 - 2022 誤差許容計算における PCM 書き込み時間削減
2015 - 2017 PRAMの書き込み時間削減に適した符号
2009 - 2010 遅延故障テスト容易化スキャン設計に対するテストデータ量削減法の考案
2007 - 2009 ソフトエラー対策VLSI回路の考案
2003 - フォールトトレラントプログラマブルチップの設計
全件表示
論文 (79件):
Hisato Kashihara, Josaphat Tetuko Sri Sumantyo, Yuta Izumi, Koichi Ito, Steven Gao, Kazuteru Namba. X-Band Microstrip Array Antenna for UAV Onboard Full Circularly Polarized Synthetic Aperture Radar. IEEE Transactions on Antennas and Propagation. 2023. 71. 2. 1943-1948
Hisato Kashihara, Koichi Ito, Josaphat Tetuko Sri Sumantyo, Steven Gao, Yuta Izumi, Kazuteru Namba. X-band Circularly Polarized Microstrip Array Antenna for Full Polarization UAV-SAR. APSAR 2023 - 2023 8th Asia-Pacific Conference on Synthetic Aperture Radar. 2023
Keisuke Kozu, Yuya Tanabe, Masato Kitakami, Kazuteru Namba. Low Power Neural Network by Reducing SRAM Operating Voltage. IEEE Access. 2022. 10. 116982-116986
Takumi Aoyama, Kazuteru Namba, Josaphat Tetuko Sri Sumantyo. Design of FPGA Board for CP-SAR Image Processing System. Proceedings - 2021 7th Asia-Pacific Conference on Synthetic Aperture Radar, APSAR 2021. 2021
Yuta Yamamoto, Kazuteru Namba. Complete double node upset tolerant latch using C-element. IEICE Trans. Inf. & Syst. 2020. E103-D. 10. 2125-2132
もっと見る
MISC (41件):
SBIAI Takieddine, NAMBA Kazuteru, ITO Hideo. A Dynamically Configurable NoC Test Access Mechanism (VLSI設計技術). 電子情報通信学会技術研究報告 : 信学技報. 2011. 111. 324. 49-54
大石 航志, 難波 一輝, 伊藤 秀男, スマンティヨ ヨサファット テトォコ スリ. 2枚のFPGAボードとPCを使用したUAV搭載CP-SAR画像処理システム (リコンフィギャラブルシステム). 電子情報通信学会技術研究報告 : 信学技報. 2011. 111. 323. 37-41
SBIAI Takieddine, NAMBA Kazuteru, ITO Hideo. A Dynamically Configurable NoC Test Access Mechanism (ディペンダブルコンピューティング). 電子情報通信学会技術研究報告 : 信学技報. 2011. 111. 325. 49-54
赤川 慎人, 難波 一輝, 伊藤 秀男. スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法 (ディペンダブルコンピューティング). 電子情報通信学会技術研究報告 : 信学技報. 2011. 111. 325. 121-126
Takieddine Sbiai, Kazuteru Namba, Hideo Ito. A Dynamically Configurable NoC Test Access Mechanism. 研究報告システムLSI設計技術(SLDM). 2011. 2011. 9. 1-6
もっと見る
特許 (11件):
半導体集積回路及び半導体集積回路の検査方法
半導体集積回路及びその遅延測定方法
半導体集積回路
半導体集積回路
エラートレラント方法及びその方法を実現可能な半導体集積回路
もっと見る
講演・口頭発表等 (45件):
Stuck-at Fault Tolerance in DNN Using Outliers and Sampling
(Japan-Korea Joint Workshop on Complex Communication Sciences 2023)
A Study on Design and Challenges of ros2-fuzz
(Japan-Korea Joint Workshop on Complex Communication Sciences 2023)
Stuck-at fault tolerance in DNN using statistical data
(IEEE Pacific Rim International Symposium on Dependable Computing 2022)
A Double Node Upset tolerant SR latch using C-element
(IEEE Int'l Conf. Consum. Electron. Taiwan 2022)
Edge Triggered D Flip-Flop Using Complementarity of DICE
(IEEE Workshop on RTL and High Level Testing 2021)
もっと見る
学歴 (1件):
1993 - 2002 東京工業大学
学位 (1件):
博士(工学) (東京工業大学)
経歴 (2件):
2002/11 - 現在 千葉大学
2002/04 - 2002/10 東京工業大学
委員歴 (2件):
2019/04 - 現在 電子情報通信学会 ディペンダブルコンピューティング研究会 専門委員
2011/04 - 現在 電子情報通信学会 機能集積情報システム研究会 専門委員
所属学会 (3件):
情報処理学会
, IEEE
, 電子情報通信学会
※ J-GLOBALの研究者情報は、
researchmap
の登録情報に基づき表示しています。 登録・更新については、
こちら
をご覧ください。
前のページに戻る
TOP
BOTTOM