文献

J-GLOBAL ID：201202237948528115   整理番号：12A0063217

動的構成が可能なNoCテストアクセスメカニズム

A Dynamically Configurable NoC Test Access Mechanism

著者 (3件)： SBIAI Takieddine (Chiba Univ., Chiba, JPN) ,  NAMBA Kazuteru (Chiba Univ., Chiba, JPN) ,  ITO Hideo (Chiba Univ., Chiba, JPN)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 111  号： 324(VLD2011 52-90)  ページ： 49-54  発行年： 2011年11月21日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： システムオンチップ(SoC)の設計に際して,テストアクセスメカニズム(TAM)がテストデータの配布と供試コアからの試験応答の収集のために必要になる。ネットワークオンチップ(NoC)試験を容易にするために,テストエンジニアはしばしばTAMとしてNoC再利用に注目する。これはNoCの通信インフラストラクチャ(ルータ,接続リンク,プロトコル...)がTAMとして再利用できるからである。TAMとしてのNoC再利用は低面積オーバーヘッドとすることができるが,テストデータがパケット内で交換されるためテストスケジューリングが難しい問題である。この問題に対応するため,本論文ではTAMとして動作するようNoCハードウェアを動的に再構成する新しい方法を提案した。この構成法によって,テストスケジューリングを容易にする現在のTAMの粒度と,並列試験,低面積オーバーヘッドおよび機能的NoC周波数の使用を可能にするNoC通信インフラストラクチャの利点を持つことができる。提案したTAMを,既存のTAM法としてのNoC再利用および2つのITC’02ベンチマーク回路を用いたT²-TAMというTAMアーキテクチャと比較した。その結果,9.6%の面積オーバーヘッドで17%と55%の間のテスト時間低減を示した。(翻訳著者抄録)

シソーラス用語： 超LSI ,  *設計 ,  *相互結合網 ,  再利用 ,  計画 ,  *テスト構造
準シソーラス用語： システムオンチップ ,  *VLSI設計 ,  *NoC ,  試験計画

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (1件)： NoC