文献

J-GLOBAL ID：200902108495052203   整理番号：00A0559654

SRAMベースFPGAの高速可試験設計

Fast Testable Design for SRAM-Based FPGAs.

著者 (3件)： DOUMAR A (Chiba Univ., Chiba-shi, JPN) ,  OHMAMEUDA T (Chiba Univ., Chiba-shi, JPN) ,  ITO H (Chiba Univ., Chiba-shi, JPN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E83-D  号： 5  ページ： 1116-1127  発行年： 2000年05月25日 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： FPGA中のSRAMメモリを,チップ内のテスト用構成データを...

シソーラス用語： *FPGA ,...
準シソーラス用語： データシフト

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0559654&from=J-GLOBAL&jstjournalNo=L1371A") }}

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (28件)：

• STOROUD, C. BUILT-in self-test of logics blocks in FPGAs. 14th VLSI Test Symposium. 1996, 387-392
• STOROUD, C. Evaluation of FPGAs resources for BUILT-in self-test of programmable logic blocks. Proc. 1996 ACM/SIGDA International Symp. on FPGAs. 1996, 107-113
• STOROUD, C. Using ILA test for BIST in FPGAs. International Test Conference IEEE. 1996, 68-75
• STOROUD, C. BISTvased diagnostics of FPGAs logic blocks. International Test Conference. 1997, 447-539
• HUANG, W. K. Testing configurable LUT-based FPGA's. IEEE Trans. VLSI. 1998, 6, 2, 276-283

タイトルに関連する用語 (4件)： SRAM ,  FPGA ,  可試験 ,  設計