研究者
J-GLOBAL ID:200901068447634815
更新日: 2020年05月18日
伊藤 秀男
イトウ ヒデオ | Ito Hideo
所属機関・部署:
千葉大学 大学院 融合科学研究科 情報科学専攻
千葉大学 大学院 融合科学研究科 情報科学専攻 について
「千葉大学 大学院 融合科学研究科 情報科学専攻」ですべてを検索
機関情報を見る
職名:
教授
ホームページURL (1件):
http://www.tj.chiba-u.jp/division2.html
研究分野 (3件):
通信工学
, 電子デバイス、電子機器
, 情報学基礎論
研究キーワード (4件):
VLSI
, ハードウェア
, 計算機
, computer hardware VLSI
競争的資金等の研究課題 (2件):
高信頼化VLSI設計
High Reliable VLSI Design
MISC (23件):
NAMBA Kazuteru, ITO Hideo. Redundant Design for Wallace Multiplier (共著). IEICE Transactions on Information & Systems. 2006. E89D. 9. 2512-2524
NAMBA Kazuteru, ITO Hideo. Proposal of Testable Multi-Context FPGA Architecture (共著). IEICE Transactions on Information & Systems. 2006. E89D. 5. 1687-1693
ZENG Gang, ITO Hideo. Concurrent Core Testing for SOC Using Merged Test Set and Scan Tree (共著). IEICE Transactions on Information & Systems. 2006. E89D. 3. 1157-1164
NAMBA Kazuteru, ITO Hideo. Scan Design for Two-Pattern Test without Extra Latches (共著). IEICE Transactions on Information & Systems. 2005. E88D. 12. 2777-2785
NAMBA Kazuteru, ITO Hideo. Deterministic Delay Fault BIST Using Adjacency Test Pattern Generation (共著). IEICE Transactions on Information & Systems. 2005. E88D. 9. 2135-2142
もっと見る
特許 (1件):
半導体集積回路
Works (2件):
インターネット利用高信頼管理システム
2005 -
プログラマブルな選別システムの性能評価
2005 -
学位 (1件):
工学博士 (東京工業大学)
受賞 (1件):
2003 - 電子情報通信学会フェロー
所属学会 (4件):
IEEE
, 日本信頼性学会
, 情報処理学会
, 電子情報通信学会
※ J-GLOBALの研究者情報は、
researchmap
の登録情報に基づき表示しています。 登録・更新については、
こちら
をご覧ください。
前のページに戻る
TOP
BOTTOM