文献

J-GLOBAL ID：200902149791807269   整理番号：00A0644346

金属を埋め込んだGaInAs/InPヘテロ接合バイポーラトランジスタの初めての作製とベース-コレクタ容量の減少

First Fabrication of GaInAs/InP Buried Metal Heterojunction Bipolar Transistor and Reduction of Base-Collector Capacitance.

著者 (5件)： ARAI T (Tokyo Inst. Technol., Tokyo, JPN) ,  HARADA Y (Tokyo Inst. Technol., Tokyo, JPN) ,  YAMAGAMI S (Tokyo Inst. Technol., Tokyo, JPN) ,  MIYAMOTO Y (Tokyo Inst. Technol., Tokyo, JPN) ,  FURUYA K (Tokyo Inst. Technol., Tokyo, JPN)
資料名： Japanese Journal of Applied Physics. Part 2. Letters  (Japanese Journal of Applied Physics. Part 2. Letters)
巻： 39  号： 6A  ページ： L503-L505  発行年： 2000年06月01日 
JST資料番号： F0599B  ISSN： 0021-4922  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： InPを使ったヘテロ接合バイポーラトランジスタの性能を向上さ...

シソーラス用語： 埋込み【挿入】 ,...
準シソーラス用語： OMVPE

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0644346&from=J-GLOBAL&jstjournalNo=F0599B") }}

分類 (2件)： 13-15族化合物を含む半導体-半導体接合  (BM03082Y) ,  トランジスタ  (NC03070N)

引用文献 (11件)：

• 1) K. Kurishima: IEEE Trans. Electron Device 43 (1996) 2074.
• 2) P. M. Asbeck, D. L. Miller, R. J. Anderson and F. H. Eison: IEEE Electron Device Lett. EDL-5 (1984) 310.
• 3) Y. Miyamoto, J. M. M. Rios, A. G. Dentai and S. Chandrasekhar: IEEE Electron Device Lett. 17 (1996) 97.
• 4) M. R. Frei, J. R. Hayes, J.-I. Song, H. M. Cox and C. Caneau: Appl. Phys. Lett. 61 (1992) 1193.
• 5) U. Bhattacharya, M. J. Mondry, G. Hurts, I.-H. Tan, R. Pullela, M. Reddy, J. Guthrie, M. J. W. Rodwell and J. E. Bowers: IEEE Electron Device Lett. 16 (1995) 357.

タイトルに関連する用語 (5件)： GaInAs ,  InP ,  ヘテロ接合バイポーラトランジスタ ,  作製 ,  コレクタ