文献

J-GLOBAL ID：200902167159682882   整理番号：98A0873701

ゲートレベルEHWチップ GA操作と再構築可能ハードウェアの単一LSI上への実装

A Gate-Level EHW Chip: Implementing GA Operations and Reconfigurable Hardware on a Single LSI.

著者 (9件)： KAJITANI I (Univ. Tsukuba, Ibaraki, JPN) ,  HOSHINO T (Univ. Tsukuba, Ibaraki, JPN) ,  NISHIKAWA D (Hokkaido Univ., Sapporo, JPN) ,  YOKOI H (Hokkaido Univ., Sapporo, JPN) ,  NAKAYA S (Adaptive Devices NEC Lab., Tokyo, JPN) ,  YAMAUCHI T (Adaptive Devices NEC Lab., Tokyo, JPN) ,  INUO T (Adaptive Devices NEC Lab., Tokyo, JPN) ,  KEYMEULEN D (Electrotechnical Lab., Ibaraki, JPN) ,  HIGUCHI T (Electrotechnical Lab., Ibaraki, JPN)
資料名： Lecture Notes in Computer Science  (Lecture Notes in Computer Science)
巻： 1478  ページ： 1-12  発行年： 1998年 
JST資料番号： H0078D  ISSN： 0302-9743  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： GAハードウェア,再構築可能ハードウェア論理,染色体記憶,訓...

シソーラス用語： *遺伝的アルゴリズム ,...
準シソーラス用語： 進化的ハードウェア

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0873701&from=J-GLOBAL&jstjournalNo=H0078D") }}

分類 (1件)： 人工知能  (JE08000Z)

タイトルに関連する用語 (6件)： ゲート ,  Ga ,  再構築 ,  ハードウェア ,  LSI ,  実装