積層サラウンディングゲートトランジスタ(S-SGT)DRAMにおける2.4F<sup>2</sup>メモリセル技術

ENDOH T; SUZUKI M; SAKURABA H; MASUOKA F

文献

J-GLOBAL ID：200902170407602514 整理番号：01A0862315

積層サラウンディングゲートトランジスタ(S-SGT)DRAMにおける2.4F²メモリセル技術

2.4F² Memory Cell Technology with Stacked-Surrounding Gate Transistor(S-SGT) DRAM.

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=01A0862315&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0862315&from=J-GLOBAL&jstjournalNo=C0222A") }}

著者 (4件)： , , ,
資料名：
巻： 48 号： 8 ページ： 1599-1603 発行年： 2001年08月
JST資料番号： C0222A ISSN： 0018-9383 CODEN： IETDAI 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

標記DRAMでのメモリセル技術を提案した。S-SGT DRA...

,...

続きはJDreamIII（有料）にて {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=01A0862315&from=J-GLOBAL&jstjournalNo=C0222A") }}

半導体集積回路 , 記憶装置

, , ,

前のページに戻る

積層サラウンディングゲートトランジスタ(S-SGT)DRAMにおける2.4F2メモリセル技術

積層サラウンディングゲートトランジスタ(S-SGT)DRAMにおける2.4F²メモリセル技術