文献

J-GLOBAL ID：200902171112658646   整理番号：96A0353743

二進決定ダイアグラムの暗示的表現と取扱い

Implicit Representation and Manipulation of Binary Decision Diagrams.

著者 (3件)： YAMAUCHI H (Okayama Prefectural Univ., Soja-shi, JPN) ,  ISHIURA N (Osaka Univ., Suita-shi, JPN) ,  TAKAHASHI H (Okayama Prefectural Univ., Soja-shi, JPN)
資料名： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻： E79-A  号： 3  ページ： 354-362  発行年： 1996年03月 
JST資料番号： F0699C  ISSN： 0916-8508  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 暗示的二進決定ダイアグラム(BDD)に基づくBoole関数の...

シソーラス用語： 論理関数 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0353743&from=J-GLOBAL&jstjournalNo=F0699C") }}

分類 (1件)： 論理回路  (NC05070B)

引用文献 (6件)：

• AKERS, S. B. Binary decision diagrams. IEEE Trans. Comput. 1978, C-27, 6, 509-516
• BRYANT, R. E. Graph-based algorithms for Boolean function manipulation. IEEE Trans. Comput. 1986, C-35, 8, 677-691
• BURCH, J. R. Sequential circuit verification using symbolic model checking. Proc. ACM/IEEE 27th DAC. 1990, 46-51
• CHOI, H. Test generation for sequential circuits based on Boolean function manipulation. IEICE Trans. Fundamentals. 1993, J76-A, 6, 835-843
• ISHIURA, N. Minimization of binary decision diagrams based on exchanges of variables. Proc. IEEE ICCAD-91. 1991, 472-475

タイトルに関連する用語 (4件)： 決定ダイアグラム ,  暗示 ,  表現 ,  取扱い