文献

J-GLOBAL ID：200902202431460002   整理番号：04A0806675

二値,多値および混合モード・ロジックの単一電子トランジスタ論理ゲート・ファミリ

A Single-Electron-Transistor Logic Gate Family for Binary, Multiple-Valued and Mixed-Mode Logic

著者 (5件)： DEGAWA K (Tohoku Univ., Sendai-shi, JPN) ,  AOKI T (Tohoku Univ., Sendai-shi, JPN) ,  HIGUCHI T (Tohoku Inst. of Technol., Sendai-shi, JPN) ,  INOKAWA H (NTT Corp., Atsugi-shi, JPN) ,  TAKAHASHI Y (Hokkaido Univ., Sapporo-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E87-C  号： 11  ページ： 1827-1836  発行年： 2004年11月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 二値,多値および混合モード論理回路を合成する単一電子トランジ...

シソーラス用語： 二値論理 ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0806675&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (2件)： 論理回路  (NC05070B) ,  演算方式  (JC02020Z)

引用文献 (13件)：

• LIKHAREV, K. K. Single-electron devices and their applications. Proc. IEEE. 1999, 87, 606-632
• TAKAHASHI, Y. Silicon single-electron devices. J. Phys., Condens. Matter. 2002, 14, 39, R995-R1033
• INOKAWA, H. A compact analytical model for asymmetric single-electron tunneling transistors. IEEE Trans. Electron Devices. 2003, 50, 2, 455-461
• INOKAWA, H. A multiple-valued logic and memory with combined single-electron and metal-oxide-semiconductor transistors. IEEE Trans. Electron Devices. 2003, 50, 2, 462-470
• INOKAWA, H. Experimental and simulation studies of single-electron-transistor-based multiple-valued logic. Proc. 33rd IEEE Int. Symp. on Multiple-Valued Logic, May 2003. 2003, 259-266

タイトルに関連する用語 (6件)： 二値 ,  多値 ,  混合モード ,  ロジック ,  単一電子トランジスタ ,  論理ゲート