文献

J-GLOBAL ID：200902209627673076   整理番号：09A1101780

ナノスケール半導体デバイスにおけるバーチャルメトロロジー技術を用いた最先端製造技術の実用化

Practical Application of Leading-Edge Manufacturing Technology using Virtual Metrology for Nano-Scale Semiconductor Devices

著者 (2件)： 今井伸一 (パナソニック 先行デバイス開発セ) ,  安田哲 (パナソニック セミコンダクター社)
資料名： パナソニック技報  (Panasonic Technical Journal)
巻： 55  号： 3  ページ： 182-187  発行年： 2009年10月15日 
JST資料番号： G0474A  ISSN： 1883-115X  CODEN： PGAIBU  資料種別： 逐次刊行物 (A)
記事区分： 解説  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体デバイスに限らず工業製品の製造工程におけるインライン計測は,製品の品質確保のために必須であり,製造従事者にとって常識となっている。しかしながら,製品を全数計測することはコストの視点から不可能であり,コスト低減と品質向上を両立したモノづくりに革新する必要がある。そこで,筆者らは,シリコン半導体デバイスの製造において製造装置のデータを利用して,ウェハ特性さらには電気特性まで予測するバーチャルメトロロジー技術を開発し,インライン計測のコストを付加せずに仮想的な全数計測による品質向上を,ナノスケールの半導体デバイスにおいて実証した。本技術は,製造工程の途中で特性を予測できるので,コスト低減だけでなく歩留まり向上を含めた,多くのメリットがある。本論文では,半導体デバイス製造工程で最も重要なトランジスタ形成工程におけるゲート電極の閾値(しきいち)電圧を左右する,オフセットサイドウォール膜厚を成膜装置の変数によってナノレベルで予測し,さらに予測値を基に自動的に膜厚をフィードバック制御して,膜厚の工程能力指数Cpkが2.23の高品質の製造工程を実現した実例について紹介する。(著者抄録)

シソーラス用語： *ナノ構造 ,  *半導体素子 ,  LPCVD ,  *監視装置 ,  評価基準 ,  ゲート【半導体】 ,  電圧 ,  側壁 ,  膜厚 ,  フィードバック制御 ,  データ収集 ,  プロセス制御
準シソーラス用語： 仮想評価法 ,  閾値電圧

分類 (1件)： 固体デバイス計測・試験・信頼性  (NC03040G)

引用文献 (7件)：

• S. Imai: Virtual metrology for plasma particle in plasma etching equipment. International Symposium on Semiconductor Manufacturing 2007, CA, pp. 346-349(2007).
• S. Imai, et al.: Fab-wide equipment monitoring and FDC system. International Symposium on Semiconductor Manufacturing 2006, Tokyo, pp. 114-117(2006).
• E. Dehan, et al.: Semi-insulating polycrystalline silicon by lowpressure chemical vapour deposition from disilane and nitrous oxide. Jpn. J. Appl. Phys.34, pp. 4666-4672(1995).
• S. Imai et al.: Prevention of copper interconnection failure in system on chip using virtual metrology. IEEE Transaction on Semiconductor Manufacturing (to be submitted).
• S. Wold, et al.: PLS-regression: a basic tool of chemometrics. Chemometrics and Intelligent Laboratory Systems 58, pp. 109-130(2001).

タイトルに関連する用語 (4件)： ナノスケール ,  半導体デバイス ,  最先端 ,  実用化