文献

J-GLOBAL ID：200902216157361630   整理番号：09A0734173

室温堆積及びアニールa-In-Ga-Zn-O薄膜トランジスタにおける閾値電圧シフトの起源

Origins of threshold voltage shifts in room-temperature deposited and annealed a-In-Ga-Zn-O thin-film transistors

著者 (4件)： NOMURA Kenji (ERATO-SORST, JST, in Frontier Res. Center, Mail Box S2-13, Tokyo Inst. of Technol., 4259 Nagatsuta, Midori-ku ...) ,  KAMIYA Toshio (ERATO-SORST, JST, in Frontier Res. Center, Mail Box S2-13, Tokyo Inst. of Technol., 4259 Nagatsuta, Midori-ku ...) ,  HIRANO Masahiro (ERATO-SORST, JST, in Frontier Res. Center, Mail Box S2-13, Tokyo Inst. of Technol., 4259 Nagatsuta, Midori-ku ...) ,  HOSONO Hideo (ERATO-SORST, JST, in Frontier Res. Center, Mail Box S2-13, Tokyo Inst. of Technol., 4259 Nagatsuta, Midori-ku ...)
資料名： Applied Physics Letters  (Applied Physics Letters)
巻： 95  号： 1  ページ： 013502  発行年： 2009年07月06日 
JST資料番号： H0613A  ISSN： 0003-6951  CODEN： APPLAB  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 室温で堆積し,ドライあるいはウェットO₂雰囲気で400°Cにおいてアニールしたa-In-Ga-Zn-O薄膜トランジスタ(TFT)に関して,閾値電圧(V_th)安定性を定電流応力下で調べた。すべてのTFTは,正の閾値電圧シフト(ΔV_th)を示し,ΔV_thは,熱アニーリングにより,50hで2V以下まで低下した。TFTシミュレーションは,アニールTFTに関するΔ閾値電圧が,深帯電欠陥の増加により説明されることを明らかにした。10Vを超える大きなΔ閾値電圧及びサブスレショルド電圧スィングの劣化が,無アニールTFTにおいて観測され,浅いトラップ状態の増加に帰着された。(翻訳著者抄録)

シソーラス用語： *薄膜トランジスタ ,  *インジウム化合物 ,  *ガリウム化合物 ,  *亜鉛化合物 ,  *酸化物 ,  半導体薄膜 ,  *非晶質 ,  *室温 ,  *酸素 ,  *アニーリング【現象】
準シソーラス用語： *閾値電圧

分類 (2件)： トランジスタ  (NC03070N) ,  酸化物薄膜  (BK14050P)

タイトルに関連する用語 (7件)： 室温 ,  堆積 ,  アニール ,  In-Ga-Zn-O ,  薄膜トランジスタ ,  閾値電圧シフト ,  起源