文献

J-GLOBAL ID：200902231701217458   整理番号：08A0657827

二重ゲートを持つ面内ドットを有する珪素単一電子メモリ

Silicon Single-Electron Memory Having in-Plane Dot with Double Gates

著者 (3件)： FUJIAKI Tomo (Hiroshima Univ., Hiroshima, JPN) ,  OHKURA Kensaku (Hiroshima Univ., Hiroshima, JPN) ,  NAKAJIMA Anri (Hiroshima Univ., Hiroshima, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 47  号： 6 Issue 2  ページ： 4985-4987  発行年： 2008年06月25日 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 二重ゲート(背面ゲートと側面ゲート)を有する面内ドット(浮遊ドット)を持つSi単一電子メモリを作製した。この構造では大きな相互コンダクタンスが得られ,浮遊ドットとゲートの間の漏れ電流は少ない。チャンネルからの浮遊ドットへの単一電子移動を二重ゲートを用いて4.2Kで確認した。背面ゲートと側面ゲートの相互コンダクタンスはそれぞれ2.0×10^-8S及び1.2×10^-9Sで,背面ゲート電圧に対し側面ゲート電圧の17倍の相互コンダクタンスを実現した。これにより確実なメモリ動作の消費電力が著しく低下した。(翻訳著者抄録)

シソーラス用語： *ゲート【半導体】 ,  *相互コンダクタンス ,  漏れ電流 ,  電子移動 ,  *集積回路メモリ ,  消費電力 ,  電圧 ,  ケイ素
準シソーラス用語： *二重ゲート ,  ゲート電圧

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (10件)：

• K. Yano, T. Ishii, T. Hashimoto, T. Kobayashi, F. Murai, and K. Seki: IEDM Tech. Dig., 1993, p. 541.
• S. Tiwari, F. Rana, K. Chan, H. Hanafi, W. Chan, and D. Buchanan: IEDM Tech. Dig., 1995, p. 521.
• S. Tiwari, F. Rana, H. Hanafi, H. Hartstein, E. F. Crabbe, and K. Chan: Appl. Phys. Lett.68(1996)1377.
• K. Yano, T. Ishii, T. Hashimoto, T. Kobayashi, F. Murai, and K. Seki: IEEE Trans. Electron Devices 41(1994)1628.
• A. Nakajima, T. Futatsugi, K. Kosemura, T. Fukano, and N. Yokoyama: Appl. Phys. Lett.70(1997)1742.

タイトルに関連する用語 (4件)： 二重ゲート ,  ドット ,  珪素 ,  単一電子