文献

J-GLOBAL ID：200902233148476159   整理番号：06A0395225

可変パイプラインを用いた低消費エネルギープロセッサの設計と評価

A Design and Evaluation of Low Energy Processor by Variable Stages Pipeline Technique

著者 (6件)： 市川裕二 (広島市大 大学院情報科学研究科) ,  佐々木敬泰 (三重大 工) ,  弘中哲夫 (広島市大 情報科学) ,  谷川一哉 (広島市大 情報科学) ,  北村俊明 (広島市大 情報科学) ,  近藤利夫 (三重大 工)
資料名： 情報処理学会論文誌  (IPSJ Journal)
巻： 47  号： SIG7(ACS14)  ページ： 231-242  発行年： 2006年05月15日 
JST資料番号： Z0778A  ISSN： 0387-5806  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 現在プロセッサには高性能と低消費エネルギーの両立が求められて...

シソーラス用語： 計算機アーキテクチャ ,...
準シソーラス用語： *省エネルギー ,...

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0395225&from=J-GLOBAL&jstjournalNo=Z0778A") }}

分類 (3件)： ディジタル計算機方式一般  (JC02010O) ,  計算機システム開発  (JD02010R) ,  集積回路一般  (NC03161C)

引用文献 (15件)：

• Pouwelse, J., Langendoen, K. and Sips, H.: Dynamic voltage scaling on a low-power microprocessor, 7th ACM Int. Conf. on Mobile Computing and Networking (Mobicom), pp. 251-259 (July 2001).
• 嶋田 創, 安藤秀樹, 島田俊夫: パイプラインステージ統合: 将来のモバイルプロセッサのための消費エネルギー削減技術, 2003年先進的計算基盤システムシンポジウムSACSIS 2003, pp. 283-290(2003).
• Shimada, H., Ando, H. and Shimad, T.: Pipeline Stage Unification: A Low-Energy Consumption Technique for Future Mobile Processors, The International Symposium on Low Power Electronics and Design 2003, pp. 326-329 (Aug.2003).
• 嶋田創, 安藤秀樹, 島田俊夫: パイプラインステージ統合とダイナミック・ボルテージ・スケーリングを併用したハイブリッド消費電力削減機構, 2004年先進的計算基盤システムシンポジウムSACSIS2004, pp. 11-18(2004).
• Koppanalil, J., Ramrakhyani, P., Desai, S., Vaidyanathan, A. and Rotenberg, E.: A Case for Dynamic Pipeline Scaling, Proc. Int. Conf. on Compilers, Architecture and Synthesis for Embedded Systems 2002, pp. 1-8(2002).

タイトルに関連する用語 (6件)： 可変 ,  パイプライン ,  消費エネルギー ,  プロセッサ ,  設計 ,  評価