文献

J-GLOBAL ID：200902299218892490   整理番号：07A0337832

低電力と高速動作を両立させる非対称傾斜デュアルモード微分論理回路

Asymmetric Slope Dual Mode Differential Logic Circuit for Compatibility of Low-Power and High-Speed Operations

著者 (3件)： MORIMOTO Masao (Kobe Univ., Kobe-shi, JPN) ,  NAGATA Makoto (Kobe Univ., Kobe-shi, JPN) ,  TAKI Kazuo (Kobe Univ., Kobe-shi, JPN)
資料名： IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻： E90-C  号： 4  ページ： 675-682  発行年： 2007年04月01日 
JST資料番号： L1370A  ISSN： 0916-8524  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 非対称傾斜デュアルモード微分論理(ASDMDL)は高速ダイナ...

シソーラス用語： *高速度 ,...
準シソーラス用語： *省エネルギー

   続きはJDreamIII（有料）にて  {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0337832&from=J-GLOBAL&jstjournalNo=L1370A") }}

分類 (2件)： 論理回路  (NC05070B) ,  半導体集積回路  (NC03162T)

引用文献 (10件)：

• USAMI, K. Automated selective multi-threshold design for ultra-low standby applications. ISLPED02. 2002, 202-206
• MUTOH, S. 1-V power supply high-speed digital circuit technology with multithreshold-voltage CMOS. IEEE J. Solid-State Circuits. 1995, 30, 8, 847-854
• NG, P. Performance of CMOS differential circuits. IEEE J. Solid-State Circuits. 1996, 31, 6, 841-846
• HELLER, L. G. Cascode-voltage switch logic : A differential CMOS logic family. IEEE International Solid-State Circuits Conference, Feb. 1984. 1984, 16-17
• CHU, K. M. A comparison of CMOS circuit techniques : Differential cascode voltage switch logic versus conventional logic. IEEE J. Solid-State Circuits. 1987, 22, 4, 528-532

タイトルに関連する用語 (6件)： 低電力 ,  高速動作 ,  非対称 ,  デュアルモード ,  微分 ,  論理回路