特許
J-GLOBAL ID：200903000072864390
ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
泉 克文
公報種別：公開公報
出願番号（国際出願番号）：特願2002-010456
公開番号（公開出願番号）：特開2003-218123
出願日： 2002年01月18日
公開日（公表日）： 2003年07月31日
要約：
【要約】【課題】 コレクタ領域にInGaP層を含むヘテロ接合バイポーラ・トランジスタにおいて、破壊耐圧と電流・電圧特性の立ち上がり特性を改善する。【解決手段】 サブコレクタ層4とベース層6の間に配置されるコレクタ領域を、n型InGaPコレクタ層9と、n型GaAsコレクタ層7と、両コレクタ層9と7の間に配置されたn+型GaAsコレクタ層8の三つの層から構成する。こうして、コレクタ層9と7の界面の界面準位による電流・電圧特性の立ち上がり特性の劣化を抑制すると共に、コレクタ層8の不純物濃度を調整することによりコレクタ層9と7の電界強度を調整可能とする。もって、アバランシェ破壊耐圧を向上させる。
請求項（抜粋）：
第1導電型の半導体よりなるサブコレクタ領域と、そのサブコレクタ領域に接触して形成された前記第1導電型の半導体よりなるコレクタ領域と、そのコレクタ領域に接触して形成された第2導電型のベース領域と、そのベース領域に接触して形成された前記第1導電型のエミッタ領域とを備えてなるヘテロ接合バイポーラ・トランジスタにおいて、前記コレクタ領域が、前記サブコレクタ領域に接触して形成された前記第1導電型またはノンドープの半導体よりなる第1コレクタ層と、前記ベース領域に接触して形成されると共に、前記第1コレクタ層よりもバンドギャップの狭い前記第1導電型またはノンドープの半導体よりなる第2コレクタ層と、前記第1コレクタ層と前記第2コレクタ層の間に形成されると共に、前記第2コレクタ層よりも高いドーピング濃度を持つ前記第1導電型の半導体よりなる第3コレクタ層とを含むことを特徴とするヘテロ接合バイポーラ・トランジスタ。
IPC (2件)：
H01L 21/331
, H01L 29/737
5F003AP06
, 5F003BC01
, 5F003BC04
, 5F003BF06
, 5F003BP21
, 5F003BP31
